

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-233374

(43)Date of publication of application: 02.09.1998

(51)Int.CI.

H01L 21/304 B24B 37/04 H01L 21/66 H01L 21/3205

(21)Application number: 09-034489

(71)Applicant:

HITACHI LTD

(22)Date of filing:

19.02.1997

(72)Inventor:

NOGUCHI MINORU

HIROSE TAKESHI

KENBO YUKIO


NINOMIYA TAKANORI SERIZAWA MASAYOSHI TAKAHARA YOICHI KIMURA TAKESHI

MITANI SHINICHIRO TANABE YOSHIKAZU

(54) METHOD AND SYSTEM FOR MANUFACTURING SEMICONDUCTOR DEVICES

(57)Abstract:

PROBLEM TO BE SOLVED: To enable manufacturing of semiconductor devices (semiconductor elements) with high throughput and high yield, while realizing chemical and mechanical polishing with high throughput and high accuracy. SOLUTION: In this method, change-over from chemical and mechanical high-speed polishing to low-speed polishing can be controlled according to the thickness of a measured film to be further polished. The method includes a polishing step of chemically and mechanically polishing a film formed on a substrate to flatten the film, and an inspection step of detecting a presence of a scratch or foreign matter different from surface roughness on the polished surface flattened by the polishing step. The presence of the scratch or foreign matters on the polished surface inspected by the inspection step is fed back to th polishing step to control its polishing conditions and reduce a scratch or foreign matter on the polished surface.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-233374

(43)公開日 平成10年(1998)9月2日


(51) Int.Cl. ⁶	識別記号		FΙ						
H01L 21	1/304 3 2 1		H01L	21/304		3 2 1	l M		
B 2 4 B 37	7/04		B 2 4 B	37/04			D		
H01L 21	1/66		H01L	21/66			J		
							Z		
							P		
		審査請求	未請求 請求	找項の数14	OL	(全 28	頁)	最終頁に続く	
(21)出顧番号 特願平9-34489			(71)出願人 000005108						
				株式会	社日立!	製作所			
(22)出願日	平成9年(1997)2月19日		東京都千代田区神田駿河台四丁目 6 番地				四丁目6番地		
			(72)発明	者 野口	稔				
				神奈川	県横浜	市戸塚区	古田	叮292番地株式	
				会社日立製作所生産技術研究所内					
			(72)発明	者 広瀬	丈師				
	•		神奈川県横浜市戸塚区吉田町292番地株式						
				会社日:	立製作	听生産技	術研究	究所内	
			(72)発明	者見坊	行雄				
				神奈川	神奈川県横浜市戸塚区吉田町292番地株式				
				会社日:	会社日立製作所生産技術研究所内				
			(74)代理。	人 弁理士	髙橋	明夫	(31)	1名)	
								最終頁に続く	

(54) 【発明の名称】 半導体装置の製造方法およびそのシステム

(57)【要約】 (修正有)

【課題】高スループットで、且つ高精度の化学的、且つ機械的な研磨を実現して半導体装置(半導体素子)を高スループットで、しかも高歩留まりで製造できるようにした半導体装置の製造方法を提供する。

【解決手段】測定された被研磨材の残膜厚に応じて化学的、且つ機械的な高速研磨から低速研磨に切り換え制御することを特徴とする。また、基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程と、該研磨工程によって平坦化された研磨面に発生する面荒れと区別して傷や異物についての発生状態を検査する検査工程とを有し、該検査工程で検査された研磨面における傷や異物についての発生状態を前記研磨工程にフィードバックして研磨条件を制御して研磨面に発生する傷や異物を低減することを特徴とする半導体装置の製造方法である。





【特許請求の範囲】

【請求項1】基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化して半導体装置を製造する半導体装置の製造方法において、前記被研磨材に対して化学的、且つ機械的な研磨を施す際該被研磨材の残膜厚を測定し、この測定された被研磨材の残膜厚に応じて前記化学的、且つ機械的な研磨を制御することを特徴とする半導体装置の製造方法。

【請求項2】半導体基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化して半導体装置を製造する半導体装置の製造方法において、前記被研磨材に対して化学的、且つ機械的な研磨を施す際該被研磨材の残膜厚を測定し、この測定された被研磨材の残膜厚に応じて前記化学的、且つ機械的な高速研磨から低速研磨に切り換え制御することを特徴とする半導体装置の製造方法。

【請求項3】半導体基板上に薄い研磨ストッパ層を形成する研磨ストッパ層形成工程と、該研磨ストッパ層も含めて前記半導体基板に対して素子分離用の凹部を堀込むエッチング工程と、該エッチング工程によって堀込まれた凹部を絶縁膜で埋めるように成膜する絶縁膜成膜工程と、該絶縁膜成膜工程で成膜された絶縁膜に対して化学的、且つ機械的な研磨を施して平坦化して前記研磨ストッパ層の表面を露出する研磨工程と、該研磨工程で露出した研磨ストッパ層を取り除く研磨ストッパ層が取り除いれた半導体基板の表面を酸化して酸化層を形成する酸化工程とを有し、前記半導体基板に対して素子分離構造を形成することを特徴とする半導体装置の製造方法。

【請求項4】基板上に絶縁膜パターンを形成する絶縁膜パターン形成工程と、該絶縁膜パターン形成工程で形成された絶縁膜パターンの隙間に配線用の金属材料を埋め込むように成膜する成膜工程と、該成膜工程で成膜された金属材料に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程とを有し、前記絶縁膜パターンの隙間に配線パターンを形成することを特徴とする半導体装置の製造方法。

【請求項5】基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程と、該研磨工程によって平坦化された研磨面に発生する面荒れまたは欠陥についての発生状態を検査する検査工程とを有し、該検査工程で検査された研磨面における面荒れまたは欠陥についての発生状態を前記研磨工程にフィードバックして研磨条件を制御して適正化をはかることを特徴とする半導体装置の製造方法。

【請求項6】基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程と、該研磨工程によって平坦化された研磨面を洗浄する洗浄工程と、該洗浄工程によって洗浄された研磨面に発生する面荒れまたは欠陥についての発生状態を検査する検査

工程とを有し、該検査工程で検査された研磨面における 面荒れまたは欠陥についての発生状態を前記研磨工程に フィードバックして研磨条件を制御して適正化をはかる ことを特徴とする半導体装置の製造方法。

【請求項7】基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程と、該研磨工程によって平坦化された研磨面を洗浄する洗浄工程と、該洗浄工程の前と後とにおいて研磨面に発生する面荒れまたは欠陥についての発生状態を検査する検査工程とを有し、該検査工程で検査された研磨面における面荒れまたは欠陥についての発生状態を前記研磨工程にフィードバックして研磨条件を制御して適正化をはかることを特徴とする半導体装置の製造方法。

【請求項8】基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程と、該研磨工程によって平坦化された研磨面に発生する面荒れと区別して傷や異物についての発生状態を検査する検査工程とを有し、該検査工程で検査された研磨面における傷や異物についての発生状態を前記研磨工程にフィードパックして研磨条件を制御して研磨面に発生する傷や異物を低減することを特徴とする半導体装置の製造方法。

【請求項9】製造ラインの所定の製造工程において製造された複数の半導体基板に亘っての半導体基板上の各半導体装置毎の欠陥の発生状態を検査する欠陥検査工程と、前記製造ラインによって製造された複数の半導体基板に亘っての半導体基板から得られる各半導体装置についての電気的特性検査を行なって良品または不良品の判定を行なう電気的特性検査工程と、前記欠陥検査工程で検査された複数の半導体基板上の各半導体装置毎の異物の発生状態と前記電気的特性検査工程で判定された複数の半導体基板に亘っての各半導体装置の良品または不良品の結果との相関関係に基いて、不良の発生原因が欠陥によるものであるか否かについて究明する不良発生原因究明工程とを有し、該不良発生原因究明工程で究明された不良発生原因について対策することを特徴とする半導体装置の製造方法。

【請求項10】製造ラインの所定の製造工程において製造された複数の半導体基板に亘っての半導体基板上の各半導体装置毎の欠陥の発生状態を検査する欠陥検査工程と、前記製造ラインによって製造された複数の半導体基板に亘っての半導体基板から得られる各半導体装置についての電気的特性検査を行なって良品または不良品の判定を行なって良品率または不良品率を算出する電気的特性検査工程と、前記欠陥検査工程で検査された複数の半導体基板に亘っての各半導体装置の良品率または不良品率との相関関係に基いて、不良の発生原因が欠陥によるものであるか否かについて究明する不良発生原因究明工程とを有し、該



不良発生原因究明工程で究明された不良発生原因について対策することを特徴とする半導体装置の製造方法。

【請求項11】製造ラインの所定の製造工程において製造された複数の半導体基板に亘っての半導体基板上の各半導体装置毎の欠陥の発生状態を検査する欠陥検査工程と、製造ラインによって製造された複数の半導体基板に亘っての半導体基板から得られる各半導体装置についての電気的特性検査を行なって良品または不良品の判定を行なう電気的特性検査工程と、前記前記電気的特性検査工程と、前記前記電気的特性検査工程と、前記前記電気的特性検査工程で判定された複数の半導体基板に亘っての各半導体装置の良品または不良品の結果と前記欠陥検査工程で検査された複数の半導体基板上の各半導体装置毎の欠陥の発生状態を検査できているかを評価し、この評価結果を前記欠陥検査工程にフィードバックする欠陥検査評価工程とを有することを特徴とする半導体装置の製造方法。

【請求項12】製造ラインの所定の製造装置において製造された複数の半導体基板に亘っての半導体基板上の各半導体装置毎の欠陥の発生状態を検査する欠陥検査手段と、前記製造ラインによって製造された複数の半導体基板に亘っての半導体基板から得られる各半導体装置についての電気的特性検査を行なって良品または不良品の判定を行なう電気的特性検査手段と、前記欠陥検査手段で検査された複数の半導体基板上の各半導体装置毎良品または不良の発生状態と前記電気的特性検査手段で判定された複数の半導体基板に亘っての各半導体装置の良品または不良の発生状態と前記電気が特性検査手段で判定された複数の半導体基板に亘っての各半導体装置の良品または不良品の結果との相関関係に基いて、不良の発生原因が欠陥によるものであるか否かについて究明する不良発生原因ので発生原因で完明する不良発生原因を所定の製造装置にフィードバックすることを特徴とする半導体装置の製造システム。

【請求項13】製造ラインの所定の製造装置において製 造された複数の半導体基板に亘っての半導体基板上の各 半導体装置毎の欠陥の発生状態を検査する欠陥検査手段 と、前記製造ラインによって製造された複数の半導体基 板に亘っての半導体基板から得られる各半導体装置につ いての電気的特性検査を行なって良品または不良品の判 定を行なって良品率または不良品率を算出する電気的特 性検査手段と、前記欠陥検査手段で検査された複数の半 導体基板上の各半導体装置毎の異物の発生状態と前記電 気的特性検査手段で算出された複数の半導体基板に亘っ ての各半導体装置の良品率または不良品率との相関関係 に基いて、不良の発生原因が欠陥によるものであるか否 かについて究明する不良発生原因究明手段とを有し、該 不良発生原因究明手段で究明された不良発生原因を所定 の製造装置にフィードバックすることを特徴とする半導 体装置の製造システム。

【請求項14】製造ラインの所定の製造装置において製造された複数の半導体基板に亘っての半導体基板上の各

半導体装置毎の欠陥の発生状態を検査する欠陥検査手段と、製造ラインによって製造された複数の半導体基板に 亘っての半導体基板から得られる各半導体装置について の電気的特性検査を行なって良品または不良品の判定を 行なう電気的特性検査手段と、前記前記電気的特性検査 手段で判定された複数の半導体基板に亘っての各半導体 装置の良品または不良品の結果と前記欠陥検査工程で検 査された複数の半導体基板上の各半導体装置毎の欠陥の 発生状態との相関関係に基いて、前記欠陥検査手段にお ける不良品となる欠陥の発生状態を検査できているか否 かを評価し、この評価結果を前記欠陥検査手段にフィー ドバックする欠陥検査評価手段とを有することを特徴と する半導体装置の製造システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は製造ラインにより基板上に成膜、露光、エッチングを繰り返し、半導体装置を製造する方法及びシステムに関し、特に成膜後の表面を化学的、且つ機械的な研磨により平坦化する工程および装置を有する半導体装置の製造方法及びそのシステムに関する。

[0002]

【従来の技術】半導体装置は、基板上に成膜、露光、エッチングを繰り返し、基板上に半導体装置を製造する。この際、半導体装置はその高密度化を達成するためにより微細なパターンを用いて製造される。また、より複雑な回路を実現するために、多層の配線パターンを用いるため段差が生じ、段差上にパターンを形成する際に段差がパターン欠陥の原因となっていた。そこで、従来より、段差が生じたパターン上に平坦な膜を形成し、この平坦膜上に次のパターンを形成するようにしている。

【0003】上記、平坦化プロセスでは、平坦化の際に残膜厚さを設計値通りに製造することが極めて困難であった。そこで、特許公開平成8-17768号公報には、膜厚測定装置を研磨装置に装着し、研磨後、装着した膜厚測定装置により残膜厚を測定し、基準値に満たない場合、再研磨する構成の製造方法が開示されている。さらに、特許公開平成7-285050号公報、特許公開平成8-51090号公報にも同様の平坦化時の終点検出法が開示されている。

[0004]

【発明が解決しようとする課題】平坦化プロセスでは、 被平坦化膜の下部に配線パターン等のパターンが形成されており、このパターンの影響について、上記従来技術 では十分考慮されていなかったため、十分な感度で、高 精度の残膜測定ができなかった。

【0005】本発明の目的は、上記従来技術の課題を解 決すべく、平坦化すべき被研磨材の下部に存在するパタ ーンの影響を低減して高精度の残膜厚測定を可能にし、



高精度の化学的、且つ機械的な研磨を実現して半導体装置(半導体素子)を高歩留まりで製造できるようにした半導体装置の製造方法を提供することにある。また本発明の他の目的は、高スループットで、且つ高精度の化学的、且つ機械的な研磨を実現して半導体装置(半導なきるようにした半導体装置の製造方法を提供することにある。また本発明の他の目的は、平坦化すべき被研磨材に対して化学的、且つ機械的な研磨を施した際発生する傷や異物等の欠陥および面荒れを低減して半導体装置(半導体素子)を高歩留まりで製造できるようにした半導体装置の製造方法を提供することにある。

【0006】また本発明の他の目的は、化学的、且つ機械的な研磨を用いて半導体基板上に素子分離構造を形成できるようにした半導体装置の製造方法を提供することにある。また本発明の他の目的は、化学的、且つ機械料で配線パターンを形成できるようにした半導体装置の関係や異物等の欠陥によるものであるにある。また本発明の他の目的は、不良の発生原因が傷や異物等の欠陥によるものであるについて究明できるようにしてその対策を可能にした半導体装置の製造方法およびそのシステムを提供することにある。また本発明の他の目的は、欠陥検査工程またはその手段における欠陥検査の信頼度を向上して高速によりで半導体装置を製造できるようにした半導体装置の製造方法およびそのシステムを提供することにある。【0007】

【課題を解決するための手段】上記目的を達成するため に、本発明は、基板上に形成された被研磨材に対して化 学的、且つ機械的な研磨を施して平坦化して半導体装置 を製造する半導体装置の製造方法において、前記被研磨 材に対して化学的、且つ機械的な研磨を施す際該被研磨 材の残膜厚を測定し、この測定された被研磨材の残膜厚 に応じて前記化学的、且つ機械的な研磨を制御すること を特徴とする半導体装置の製造方法である。また本発明 は、半導体基板上に形成された被研磨材に対して化学 的、且つ機械的な研磨を施して平坦化して半導体装置を 製造する半導体装置の製造方法において、前記被研磨材 に対して化学的、且つ機械的な研磨を施す際該被研磨材 の残膜厚を測定し、この測定された被研磨材の残膜厚に 応じて前記化学的、且つ機械的な高速研磨から低速研磨 に切り換え制御することを特徴とする半導体装置の製造 方法である。また本発明は、前記半導体装置の製造方法 において、被研磨材(被平坦化膜)から反射する光の分 光強度分布から被研磨材の残膜厚を測定することを特徴 とする。また本発明は、前記半導体装置の製造方法にお いて、被研磨材(被平坦化膜)から反射する光の分光強 度分布からこの特徴的ピークの波長の変動から被研磨材 の残膜厚を測定することを特徴とする。また本発明は、 前記半導体装置の製造方法において、前記被研磨材と同

様に透明基板を研磨させ、該透明基板の研磨面とその反対側の面とから反射する干渉光強度変化から、前記被研磨材の研磨速度を計測することを特徴とする。また本発明は、前記半導体装置の製造方法において、前記被研磨材と同様に透明基板を研磨させ、該透明基板の研磨面から生じる干渉縞の移動量から前記被研磨材の研磨速度を計測することを特徴とする。

【0008】また本発明は、半導体基板上に薄い研磨ス トッパ層を形成する研磨ストッパ層形成工程と、該研磨 ストッパ層も含めて前記半導体基板に対して素子分離用 の凹部を堀込むエッチング工程と、該エッチング工程に よって堀込まれた凹部を絶縁膜で埋めるように成膜する 絶縁膜成膜工程と、該絶縁膜成膜工程で成膜された絶縁 膜に対して化学的、且つ機械的な研磨を施して平坦化し て前記研磨ストッパ層の表面を露出する研磨工程と、該 研磨工程で露出した研磨ストッパ層を取り除く研磨スト ッパ除去工程と、該研磨ストッパ除去工程で研磨ストッ パ層が取り除かれた半導体基板の表面を酸化して酸化層 を形成する酸化工程とを有し、前記半導体基板に対して 素子分離構造を形成することを特徴とする半導体装置の 製造方法である。また本発明は、基板上に絶縁膜パター ンを形成する絶縁膜パターン形成工程と、該絶縁膜パタ ーン形成工程で形成された絶縁膜パターンの隙間に配線 用の金属材料を埋め込むように成膜する成膜工程と、該 成膜工程で成膜された金属材料に対して化学的、且つ機 械的な研磨を施して平坦化する研磨工程とを有し、前記 絶縁膜パターンの隙間に配線パターンを形成することを 特徴とする半導体装置の製造方法である。また本発明 は、基板上に形成された被研磨材に対して化学的、且つ 機械的な研磨を施して平坦化する研磨工程と、該研磨工 程によって平坦化された研磨面に発生する面荒れまたは 欠陥についての発生状態を検査する検査工程とを有し、 該検査工程で検査された研磨面における面荒れまたは欠 陥についての発生状態を前記研磨工程にフィードパック して研磨条件を制御して適正化をはかることを特徴とす る半導体装置の製造方法である。

【0009】また本発明は、基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程と、該研磨工程によって平坦化された研磨面を洗浄する洗浄工程と、該洗浄工程によって洗浄された研磨面に発生する面荒れまたは欠陥についての発生状態を検査する検査工程とを有し、該検査工程で検査された研磨面における面荒れまたは欠陥についての発生状態を前記研磨工程にフィードパックして研磨条件を制御して適正化をはかることを特徴とする半導体装置の製造方法である。また本発明は、基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程と、該研磨工程によって平坦化された研磨面を洗浄する洗浄工程と、該洗浄工程の前と後とにおいて研磨面に発生する面荒れまたは欠陥についての発生状態を検



査する検査工程とを有し、該検査工程で検査された研磨面における面荒れまたは欠陥についての発生状態を前記研磨工程にフィードバックして研磨条件を制御して適正化をはかることを特徴とする半導体装置の製造方法である。また本発明は、基板上に形成された被研磨材に対して化学的、且つ機械的な研磨を施して平坦化する研磨工程と、該研磨工程によって平坦化された研磨面に発生する面荒れと区別して傷や異物についての発生状態を検査する検査工程とを有し、該検査工程で検査された研磨面における傷や異物についての発生状態を前記研磨工程にフィードバックして研磨条件を制御して研磨面に発生する傷や異物を低減することを特徴とする半導体装置の製造方法である。

【0010】また本発明は、製造ラインの所定の製造工 程において製造された複数の半導体基板に亘っての(連 続していなくてもよい。即ちロット単位で抜き取られた ものでも良い。)半導体基板上の各半導体装置毎の欠陥 の発生状態を検査する欠陥検査工程と、前記製造ライン によって製造された複数の半導体基板に亘っての半導体 基板から得られる各半導体装置についての電気的特性検 査を行なって良品または不良品の判定を行なう電気的特 性検査工程と、前記欠陥検査工程で検査された複数の半 導体基板上の各半導体装置毎の異物の発生状態と前記電 気的特性検査工程で判定された複数の半導体基板に亘っ ての各半導体装置の良品または不良品の結果との相関関 係に基いて、不良の発生原因が欠陥によるものであるか 否かについて究明する不良発生原因究明工程とを有し、 該不良発生原因究明工程で究明された不良発生原因につ いて対策することを特徴とする半導体装置の製造方法で ある。また本発明は、製造ラインの所定の製造工程にお いて製造された複数の半導体基板に亘っての(連続して いなくてもよい。即ちロット単位で抜き取られたもので も良い。)半導体基板上の各半導体装置毎の欠陥の発生 状態を検査する欠陥検査工程と、前記製造ラインによっ て製造された複数の半導体基板に亘っての半導体基板か ら得られる各半導体装置についての電気的特性検査を行 なって良品または不良品の判定を行なって良品率または 不良品率を算出する電気的特性検査工程と、前記欠陥検 査工程で検査された複数の半導体基板上の各半導体装置 毎の異物の発生状態と前記電気的特性検査工程で算出さ れた複数の半導体基板に亘っての各半導体装置の良品率 または不良品率との相関関係に基いて、不良の発生原因 が欠陥によるものであるか否かについて究明する不良発 生原因究明工程とを有し、該不良発生原因究明工程で究 明された不良発生原因について対策することを特徴とす る半導体装置の製造方法である。

【0011】また本発明は、製造ラインの所定の製造工程において製造された複数の半導体基板に亘っての(連続していなくてもよい。即ちロット単位で抜き取られたものでも良い。)半導体基板上の各半導体装置毎の欠陥

の発生状態を検査する欠陥検査工程と、製造ラインによ って製造された複数の半導体基板に亘っての半導体基板 から得られる各半導体装置についての電気的特性検査を 行なって良品または不良品の判定を行なう電気的特性検 査工程と、前記前記電気的特性検査工程で判定された複 数の半導体基板に亘っての各半導体装置の良品または不 良品の結果と前記欠陥検査工程で検査された複数の半導 体基板上の各半導体装置毎の欠陥の発生状態との相関関 係に基いて、前記欠陥検査工程における不良品となる欠 陥の発生状態を検査できているか否かを評価し、この評 価結果を前記欠陥検査工程にフィードパックする欠陥検 査評価工程とを有することを特徴とする半導体装置の製 造方法である。また本発明は、製造ラインの所定の製造 装置において製造された複数の半導体基板に亘っての半 導体基板上の各半導体装置毎の欠陥の発生状態を検査す る欠陥検査手段と、前記製造ラインによって製造された 複数の半導体基板に亘っての半導体基板から得られる各 半導体装置についての電気的特性検査を行なって良品ま たは不良品の判定を行なう電気的特性検査手段と、前記 欠陥検査手段で検査された複数の半導体基板上の各半導 体装置毎の異物の発生状態と前記電気的特性検査手段で 判定された複数の半導体基板に亘っての各半導体装置の 良品または不良品の結果との相関関係に基いて、不良の 発生原因が欠陥によるものであるか否かについて究明す る不良発生原因究明手段とを有し、該不良発生原因究明 手段で究明された不良発生原因を所定の製造装置にフィ ードバックすることを特徴とする半導体装置の製造シス テムである。

【0012】また本発明は、製造ラインの所定の製造装 置において製造された複数の半導体基板に亘っての半導 体基板上の各半導体装置毎の欠陥の発生状態を検査する 欠陥検査手段と、前記製造ラインによって製造された複 数の半導体基板に亘っての半導体基板から得られる各半 導体装置についての電気的特性検査を行なって良品また は不良品の判定を行なって良品率または不良品率を算出 する電気的特性検査手段と、前記欠陥検査手段で検査さ れた複数の半導体基板上の各半導体装置毎の異物の発生 状態と前記電気的特性検査手段で算出された複数の半導 体基板に亘っての各半導体装置の良品率または不良品率 との相関関係に基いて、不良の発生原因が欠陥によるも のであるか否かについて究明する不良発生原因究明手段 とを有し、該不良発生原因究明手段で究明された不良発 生原因を所定の製造装置にフィードバックすることを特 徴とする半導体装置の製造システムである。また本発明 は、製造ラインの所定の製造装置において製造された複 数の半導体基板に亘っての半導体基板上の各半導体装置 毎の欠陥の発生状態を検査する欠陥検査手段と、製造ラ インによって製造された複数の半導体基板に亘っての半 導体基板から得られる各半導体装置についての電気的特 性検査を行なって良品または不良品の判定を行なう電気



的特性検査手段と、前記前記電気的特性検査手段で判定された複数の半導体基板に亘っての各半導体装置の良品または不良品の結果と前記欠陥検査工程で検査された複数の半導体基板上の各半導体装置毎の欠陥の発生状態との相関関係に基いて、前記欠陥検査手段における不良品となる欠陥の発生状態を検査できているか否かを評価し、この評価結果を前記欠陥検査手段にフィードバックする欠陥検査評価手段とを有することを特徴とする半導体装置の製造システムである。

【0013】また本発明は、任意の製造工程において基板上の複数の半導体装置(半導体素子)上に付着した異物等の欠陥を検出し、該半導体装置の電気的検査結果から得られる異物等の欠陥が検出された半導体装置の不良率(良品率)と異物等の欠陥が検出されなかった半導体装置の不良率(良品率)とを比較し、その比較結果を欠陥検査装置にフィードバックして検出感度を調整(制御)することを特徴とする半導体装置の製造方法である。

【0014】以上説明したように、前記構成によれば、 平坦化すべき被研磨材の下部に存在するパターンの影響 を低減して高精度の残膜厚測定を可能にし、高精度の化 学的、且つ機械的な研磨を実現して半導体装置(半導体 素子) を高歩留まりで製造することができる。また前記 構成によれば、高スループットで、且つ高精度の化学 的、且つ機械的な研磨を実現して半導体装置(半導体素 子)を高スループットで、しかも高歩留まりで製造する ことができる。また前記構成によれば、平坦化すべき被 研磨材に対して化学的、且つ機械的な研磨を施した際発 生する傷や異物等の欠陥および面荒れを低減して半導体 装置 (半導体素子) を高歩留まりで製造することができ る。また前記構成によれば、化学的、且つ機械的な研磨 を用いて半導体基板上に素子分離構造を欠陥を生じるこ となく形成することができる。また前記構成によれば、 化学的、且つ機械的な研磨を用いて基板上にエッチング が難しい金属材料で配線パターンを欠陥を生じることな く形成することができる。また前記構成によれば、不良 の発生原因が傷や異物等の欠陥によるものであるか否か について究明できるようにしてその対策を施すことがで きる。また前記構成によれば、欠陥検査工程またはその 手段における欠陥検査の信頼度を向上して高歩留まりで 半導体装置を製造することができる。

[0015]

【発明の実施の形態】本発明に係る実施の形態を図面を用いて説明する。本発明に係るLSI等からなる半導体装置(半導体素子)は、基板上に成膜、露光、エッチングを繰り返して製造される。この際、例えば、図1に示す半導体装置(半導体素子)300は、高密度化を実現するためにより微細なパターンを用いて製造される。更に、より複雑な回路を実現するために、多層の配線パターン(第1層配線パターン305、第2層配線パターン

301、第3層配線パターン302等)が用いる必要が生じ、そのため段差が生じ、例えば第2層の配線パターン301上に層間絶縁膜303を介して第3層配線パターン302を形成しても、層間絶縁層303の表面がその下の配線パターン301の段差の影響を受けることになる。そこで、層間絶縁層303の表面を鎖線で示すように平坦にするために、研磨する必要がある。なお、304は第3層配線パターンを被覆する層間絶縁膜または保護膜である。即ち、第3層配線パターン302の上に第4層の配線パターンが形成される場合もある。305は第1層の配線パターンである。306はゲート配線である。327は絶縁材からなる素子分離構造を示す。328はMOS構造等の能動素子部を示す。

【0016】この他、微細LSI等の半導体装置(半導

体素子)を製造する際、ダマシンにおいて成膜された金

属を平坦に研磨する必要もある。即ち、微細LSIで は、電気的配線層が、微細になるため、線の電気抵抗が 大きくなり、LSIとして機能しなくなってきている。 そこで、配線の電気抵抗を小さくする方法が検討されて いる。その一つが、配線抵抗の小さい材料である銅、 銀、金、白金等の金属を用いる方法である。ところが、 これらの金属は、エッチング耐性が高すぎてレジストが 無い等の理由により、エッチングにより配線パターンを 形成するのが極めて難しい材料である。そこで、エッチ ングにより配線パターンを形成するのが極めて難しい材 料である配線抵抗の小さい材料である銅、銀、金、白金 等の金属材料からなる配線パターンを、例えばダマシン という方法を用いて製造することになる。図3を用いて ダマシンについて説明する。この方法は、まず図3 (a)~(c)に示すように、配線パターンの絶縁膜パ ターン(配線のネガパターン)315を基板311上に 形成し、次に図3(d)に示すようにその絶縁膜パター ン315の隙間に配線パターン用の金属材料をスパッタ やめっき等によって埋め込み成膜し、その後図3(e) に示すように絶縁膜パターン315の高さまで研磨する ことにより、金属配線パターン317を形成するもので ある。このダマシンの目的は、エッチングの難しい材料 (配線抵抗の小さい材料である銅、銀、金、白金等の金 **属材料)で配線パターンを作成することにある。具体的** には、図3(a)に示すように、SiO2系膜形成工 程、およびレジスト塗布工程によって、基板311上に 絶縁膜(SiO,系膜)312を形成し、その上にレジ - スト313を塗布する。次に図3(b)に示すように、 露光・現像工程によって、絶縁膜(SiO₂系膜)31 2上にレジストパターン314を形成する。次に図3 (c) に示すようにエッチング工程、およびレジスト除 去工程によって、絶縁膜(SiO2系膜)312に対し てレジストパターン314の通りにエッチングを施して 絶縁膜パターン(SiO,系膜パターン)315を形成 し、その上のレジストパターン314を除去する。次に



図3 (d) に示すように金属材料成膜工程により、絶縁 膜パターン315の隙間に配線パターン用の金属材料

(配線抵抗の小さい材料である銅、銀、金、白金等の金属材料) 316を埋め込み成膜する。次に図3(e)に示すように研磨工程により、絶縁膜パターン315の高さまで研磨することにより、金属配線パターン317を形成する。このように、基板311上に金属配線パターン317を形成するために、絶縁膜パターン315の隙間に埋め込み成膜された配線パターン用の金属材料(配線抵抗の小さい材料である銅、銀、金、白金等の金属材料)316を絶縁膜パターン315の高さまで研磨する必要が生じることになる。

【0017】また微細LSI等の半導体装置(半導体素子)において、MOS構造のトランジスタ等の能動素子部328を分離するための素子分離構造327を製造するために、 SiO_2 系の酸化絶縁膜を研磨して平坦化する必要がある。次にMOS構造のトランジスタ等の能動素子部328を分離するための素子分離構造327を製造する方法について、MS

(a) に示すように、 Si_3N_4 層形成工程、およびレジスト塗布工程により、窒素雰囲気中にしてSi基板321上に $0.1\sim0.2\mu$ m程度の薄膜層からなる耐熱衝撃性に優れた Si_3N_4 層322を形成し、その上にレジスト323を塗布する。次に図5(b)に示すように露光・現像工程により、レジストパターン324を形成する。次に図5(c)に示すようにエッチング工程、およびレジスト除去工程によって、 Si_3N_4 膜322およびSi基板321に対してレジストパターン324の通りにエッチングを施して素子分離用の溝325を形成し、その上のレジストパターン324を除去する。次に図5

(d) に示すように SiO_2 系のデポ膜成膜工程により、素子分離用の溝 325を埋め込むようにCVD等により SiO_2 系のデポ膜 326を成膜する。次に図 5

【0018】以上説明したように、微細LSI等の半導体装置(半導体素子)を製造するために、化学的、且つ機械的な研磨による平坦化プロセスが必要となる。そし

てこの研磨による平坦化プロセスにおいて、残膜厚を正 確に許容値内にすると共に、研磨後洗浄した際、その表 面に異物や傷等が存在しないようにすることが必要とな る。しかしながら、被平坦化膜が層間絶縁膜303の場 合には、光に対して透明であり、しかも下部に配線パタ ーン301が存在することになる。また研磨後洗浄する までは、研磨された半導体基板を液中に保管することに よって、大気にさらすことなく研磨砥粒が研磨面に強固 に付着するのを防止するためである。この場合でも、残 膜厚の計測および異物や傷等の検査を高精度に実現する 必要がある。そこで、本発明では、この下地のパターン の影響を低減し、高精度な残膜厚計測を実現することに ある。具体的には、予め良品とされるパターンが存在す るウエハで残膜厚の判っているパターンでの膜厚測定波 形を検出し、その結果と測定対象からの検出結果を比較 する事により、上記下地パターンの影響は除去され精度 の高い残膜厚さが計測される。

【0019】また、精度の高い残膜厚計測は、パターン及び平坦化膜が形成された半導体基板(ウエハ)上に白色光を照射し、該半導体基板(ウエハ)上のパターンで、回折分光された光強度分布を検出する事で達成される。また、このような化学的、且つ機械的な研磨による平坦化法を、図1に示すように配線工程等に適用した場合において、図2(a)(b)に示すように層間絶縁膜303からなる平坦化膜(研磨面)上に大きな傷307が存在すると第3層配線パターン用の金属膜を成膜するときに金属が傷部307に入り込み、エッチングによって第3層配線パターンを形成する際多少オーバーエッチングされるが除去できない可能性があり、その結果傷部307に入り込んだ金属によって第3層配線パターンの間を短絡させる原因となる。なお、図2(b)は図2

(a)の側面断面図である。また層間絶縁膜303からなる平坦化膜上に異物が存在すると、第3層配線パターン用の金属膜を成膜するときに異物の個所に成膜されないことになり、その結果第3層配線パターンについて断線の原因となる。また層間絶縁膜303からなる平坦化膜上に電気的に導通の異物が存在すると、第3層配線パターンの間を短絡させる原因となる。

【0020】また、化学的、且つ機械的な研磨による平坦化法を、図3(e)に示すように配線工程等に適用した場合においても、図4に示すように SiO_2 系膜315と金属配線パターン317とからなる平坦化膜(研磨面)上に大きな傷318が存在すると金属配線パターン317の電気抵抗が大となり、長期的に局部的な発熱から断線の原因となり、信頼性を低下させることになる。特にバイポーラ等のように金属配線パターン317に対して高電流を流す半導体素子の場合には、この現象は顕著となる。また平坦化膜上に大きな傷318が存在するとこの傷部に汚染が付着した場合この汚染をその後の洗浄工程では洗浄されにくく、その後残った汚染物が内部



に拡散していって半導体素子にダメージを与える可能性を有することになる。またSiО₂系膜315と金属配線パターン317とからなる平坦化膜上において、上部配線パターンとのコンタクト部に異物或いは傷が存在すると、コンタクト不良の原因となる。また平坦化膜上に電気的に導通の異物が存在すると金属配線パターン317の間を短絡させる原因となる。

【0021】また、化学的、且つ機械的な研磨による平 坦化法を、図5(e)に示すようにトランジスタ等の能 動素子部の成膜に用いた場合、配線工程等で問題になる 傷や異物等の欠陥より小さな欠陥が問題になる。具体的 には、図5 (e) に示す研磨工程において、能動素子3 28を形成する例えばSi₃N₄層322の厚さは、0. $05\sim0$. 3μ m程度と非常に薄く形成されており、こ の研磨された表面に、図6(a)(b)に示すようにこ れ以上の異物や傷329が存在すると容易にSi側に入 り込み上記能動素子328は正常に動作しないことにな る。図6(a)は図5(e)に示す平坦化膜面(研磨 面)を示す平面図であり、図6(b)は図6(a)の側 面断面図である。従って、図5(e)に示す平坦化膜面 (研磨面) 上に傷や異物等の欠陥が存在しないか否かに ついて検査してモニタすることによって初めて能動素子 が正常に動作する研磨面を得ることができる。

【0022】以上説明したように、化学的、且つ機械的 な研磨による平坦化面に傷や異物等の欠陥が存在した場 合には、配線パターンの短絡や断線の原因となり、しか も半導体素子としての機能や信頼性を低下させることに なる。従って、このような様々な形態での半導体基板 (ウエハ) に傷や異物等の欠陥が存在するか否かについ て、十分な感度で検査することによって、半導体素子と しての機能を得て、高信頼性を有する半導体素子を実現 することができる。即ち、傷や異物等の欠陥が存在する か否かについて検査する被検査対象が研磨面であるた め、表面の研磨による面あれからの検出信号成分を十分 小さくすることによって研磨による面あれの影響を低減 して、傷や異物等の欠陥が存在するか否かについて高感 度(高分解能)で検査することが可能となる。より具体 的には、検出時の分解能(解像度)を向上した光学系を 用いることで、研磨による面あれの影響を低減して、傷 や異物等の欠陥が存在するか否かについて高感度(高分 解能) で検査することが可能となる。

【0023】次に、本発明に係るCMP (Chemical Mechanical Polishing:化学的、且つ機械的な研磨)装置200、残膜厚検出ヘッド210、傷・異物検査装置220、洗浄装置230、および傷・異物検査装置240を備えた全体システムについて説明する。図7はこの全体システムの概略構成を示した図である。CMP装置200は、研磨布が張り付けられたプラテンと呼ばれる研磨定盤201と、研磨定盤201の研磨布上にスラリーと呼ばれる研磨砥粒の水けん濁液を供給する供給手段2

03と、被研磨材である半導体ウエハ1を支持し、スラ リーと呼ばれる研磨砥粒の水けん濁液を流しながら研磨 定盤201との間で公転と自転との回転によって半導体 ウエハ1の表面を研磨する研磨ヘッド202と、上記供 給手段203によって供給される研磨砥粒の水けん濁液 の種類(例えば異なった研磨砥粒からなる。)を変えた り、研磨ヘッド200の公転および自転を行なわせる回 転駆動装置の駆動回転速度、研磨圧力付与手段によって 付与される研磨圧力、および研磨時間等を制御する制御 装置204とから構成される。制御装置204は、CM P装置200に投入される被研磨材である半導体ウエハ 1の種類に応じて研磨条件(研磨砥粒の水けん濁液の種 類、研磨ヘッド200の公転および自転の回転速度、研 磨圧力および研磨時間等)が設定される。そして、制御 装置204によってCMP装置200に投入される被研 磨材である半導体ウエハ1の種類に応じて予め求められ た大まかな研磨速度から算出される研磨時間だけ(やや 少な目の時間だけ)CMP装置によって研磨された後、 研磨ヘッド202は2027の位置まで上昇し、半導体 ウエハ1に対して純水がかけられて半導体ウエハ1の研 磨面が洗浄される。この状態において残膜厚検出ヘッド 211は、半導体ウエハ1の研磨面に対向するように設 置される。そして、半導体ウエハ1の表面の被研磨膜の 残膜厚を測定する残膜厚検出装置210は、上記残膜厚 検出ヘッド211と残膜厚検出ヘッド211で検出され る信号を処理するマイコン等で構成される処理手段21 2とで構成される。残膜厚検出装置210の処理手段2 12で算出された半導体ウエハ1の表面の被研磨膜の残 膜厚データがCMP装置の制御装置204にフィードバ ックされ、制御装置204はこのフィードバックされた 残膜厚データに基いて、例えば高速研磨から低速高精細 研磨に移行制御すると共に研磨時間を制御して所望の膜 厚で平坦化を実行する。即ち、残膜厚検出装置210に よって半導体ウエハ1の表面の被研磨膜の残膜厚をモニ タすることができるので、スループットの早い高速研磨 手法と、研磨終了間際で、スループットは遅いが、傷や 異物等の欠陥の発生の殆ど少ない低速高精細研磨手法と による多段階研磨を実行することが可能となり、研磨の スループットを向上させると共に、傷や異物等の欠陥の 発生をなくすことが可能となる。

【0024】以上により半導体ウエハ1の表面に対して研磨が終了されると、半導体ウエハ1は、研磨ヘッド202から取り外され、洗浄装置230において洗浄されるまで、液中に保管されることになる。その理由は、大気中に保管した場合、水と大気中の酸素との化学反応等により半導体ウエハ1に付着した研磨砥粒がウエハ表面に強固に付着してしまい、その後の洗浄ではとれなくなってしまうからである。また半導体ウエハの研磨が終了した研磨面における傷や異物等の欠陥が存在するか否かについての検査においては、研磨による表面の微細な荒



(9)

れから区別して検査をする必要がある。また研磨面が層 間絶縁膜のように下地に配線パターンが存在する場合に は、下地の配線パターンからの光の反射が得られないよ うにする必要がある。そこで、傷・異物検査装置220 により、研磨が終了した半導体ウエハ1を液中に保管し た状態で、研磨面における傷や異物等の欠陥が存在する か否かについて光学的に検査すれば、研磨砥粒がウエハ 表面に強固に付着してしまうことを防止することができ ると共に下地の配線パターンからの光の反射が得られな いような研磨面での全反射条件を容易に得ることができ る。ところで、傷・異物検査装置220は、研磨された 研磨面を有する半導体ウエハ1を浸す液を溜め、この半 導体ウエハ1の研磨面に全反射条件で光を照射するため の照明用窓18および研磨面からの散乱反射光を検出す る検出用窓35を備え槽3と、検出用窓35を通して得 られる研磨面からの散乱反射光を集光する対物レンズ3 1と、対物レンズ31で集光された光を受光して信号に 変換するリニアイメージセンサからなる検出器34と、 該検出器34で検出される画素信号を処理して研磨面に おける傷や異物等の欠陥を検出するマイコン等で構成さ れる処理手段221とで構成される。しかしながら、研 磨面は洗浄する前の状態であり、研磨砥粒が付着してい る可能性が高いので、傷・異物検査装置220は、研磨 面に存在する傷や異物等の欠陥を研磨砥粒と弁別して検 査することが必要となる。従って、必ずしも、槽3にお いて液に浸した状態で半導体ウエハ1の研磨面に存在す る傷や異物等の欠陥を検査する必要はない。

【0025】洗浄装置230は、CMP装置200で研 磨された半導体ウエハ1を洗浄して、研磨面に付着した 研磨砥粒等も含めて取り除くものである。傷・異物検査 装置240は、洗浄装置230によって洗浄された半導 体ウエハ1の研磨面に存在する傷や異物等の欠陥を検査 するものである。この傷・異物検査装置240は、洗浄 装置230によって洗浄された半導体ウエハ1の研磨面 についての最終検査であるため、例えば、残膜厚検出へ ッド210と同様な光学系を設置して研磨面の膜厚を測 定するように構成してもよい。そして傷・異物検査装置 240は、洗浄装置230によって洗浄された半導体ウ エハ1を載置するステージ系70と、半導体ウエハの研 磨面に光を照射する照明系10と、研磨面の傷や異物か らの散乱光を検出する検出器34を有する検出光学系3 0と、該検出器34から得られる画素信号を処理して研 磨面における傷や異物等の欠陥を検出するマイコン等で 構成される処理手段241とで構成される。コンピュー タ250は、半導体ウエハ1の研磨面について生産管理 を行なうもので、CMP装置200の制御装置204、 残膜厚検出装置210の処理手段212、傷・異物検査 装置220の処理手段221、および傷・異物検査装置 240の処理手段241とネットワークを介して接続さ れる。

【0026】そして、コンピュータ250は、CMP装 置200の制御装置204からCMP装置200に投入 される被研磨材である半導体ウエハ1の種類に応じて設 定された研磨条件(研磨砥粒の水けん濁液の種類、研磨 ヘッド200の公転および自転の回転速度、研磨圧力お よび研磨時間等)に関するデータを得ることができ、残 膜厚検出装置210の処理手段212から半導体ウエハ 1の種類に応じた残膜厚測定結果を得ることができ、傷 ・異物検査装置220の処理手段221から洗浄前の研 磨面に存在する傷や異物等の欠陥の情報(該欠陥が発生 した位置情報も含む)を得ることができ、傷・異物検査 装置240の処理手段241から洗浄後の最終の研磨面 に存在する傷や異物等の欠陥の情報(該欠陥が発生した 位置情報も含む)や研磨面の膜厚データを得ることがで き、これら得られた情報やデータについて半導体ウエハ 1の単位もしくはロットの単位で記憶装置251に格納 される。特に半導体ウエハ1の研磨面に発生する傷や異 物については、半導体ウエハ1の単位で変動することが 十分にありえるので、上記得られた情報やデータについ て半導体ウエハ1の単位で記憶装置251に格納するこ とが望ましい。

【0027】なお、252はディスプレイ等から構成さ れる表示手段である。253はキーボードや記録媒体等 で構成された入力手段である。254は印刷機や記録媒 体等で構成された出力手段である。上記構成により、コ ンピュータ250は、半導体ウエハ1の単位で、傷・異 物検査装置240で検査された最終の研磨面に存在する 傷や異物等の欠陥の情報とその時の研磨条件(研磨砥粒 の水けん濁液の種類、研磨ヘッド200の公転および自 転の回転速度、研磨圧力および研磨時間等)に関するデ ータを対応させて記憶装置251から読みだして表示手 段252に表示することができる。その結果、管理者 は、表示手段252に表示された情報を見ながら、欠陥 の発生原因である研磨条件を推定し、その推定された発 生原因である研磨条件を入力手段253を用いて入力す ることによって、コンピュータ250は、過去の欠陥情 報と研磨条件との対応関係から推定された研磨条件が正 しいか否かについて分析をし、正しいと判断されたとき にはその研磨条件を制御装置204にフィードバックす る。すると制御装置204は、СMP装置200に対し て修正された研磨条件に変更すべく指令を出して修正さ れた研磨条件で投入された半導体ウエハ1に対して研磨 が実行される。これによって、多くの欠陥不良をだすこ と無く、研磨を実行することができる。なお、上記の説 明では、管理者が表示手段252に表示された情報を見 ながら、欠陥の発生原因である研磨条件を推定したが、 この推定アリゴリズムをコンピュータ250内のメモリ に予め入力して記憶しておけば、コンピュータ250は この推定アルゴリズムに基いて欠陥の発生原因である研 磨条件を推定し、この推定された研磨条件が適切である



か否かについても過去の経歴情報に基いて判断すること ができる。

【0028】次に、CMP装置200と残膜厚検出装置 210とについて、図8~図22を用いて具体的に説明 する。図8はCMP装置200と残膜厚検出装置210 とについて示した正面図、図9はCMP装置200につ いて示した斜視図である。CMP(Chemical Mechanica 1 Polishing) 装置 2 0 0 は、研磨布 2 0 4 が張り付け られたプラテンと呼ばれる研磨定盤201と、表面にス ラリーと呼ばれる研磨砥粒の水けん濁液を流す研磨砥粒 の水けん濁液供給手段203と、被研磨材である半導体 ウエハを支持し、公転と自転とが行なわれるように12 0度間隔で設置され、研磨圧力が付与される3つの研磨 ヘッド202とで構成される。研磨定盤201の表面に 張り付けられた研磨布204の表面にスラリーと呼ばれ る研磨砥粒の水けん濁液を流しながら、各研磨ヘッド2 02により各半導体ウエハ1を支えながら研磨圧力を付 与し、研磨定盤201の公転と研磨ヘッド202の自転 とによる回転をさせることによって半導体ウエハ1の表 面に対して多段階の研磨が施されることになる。制御装 置204からの制御信号に基いて、最初は高速研磨が施 され、研磨終了に近ずいたとき低速の高精細研磨に切り 換えられて移行することになる。これにより、高スルー プットで研磨を行なうことができると共に研磨終了時に おいて表面に傷や異物等の欠陥の発生を極力なくすこと ができる。ところで、高速研磨においては、研磨砥粒と して大きいもの(具体的には、例えば50ヵmより大き いもの)を用い、研磨の際研磨ヘッド202を高速回転 (具体的には、例えば60rpmより大きな回転速さ) させ、被研磨材と研磨布(研磨パッド)との間の圧力を 大きく(具体的には、例えば100g/cm²より大き な圧力) する。低速研磨においては、研磨砥粒として小 さいもの(具体的には、例えば50ヵmより小さいも の)を用い、研磨の際研磨ヘッド202を低速回転(具 体的には、例えば60rpmより小さな回転速さ)さ せ、被研磨材と研磨布(研磨パッド)との間の圧力を小 さく(具体的には、例えば100g/cm²より小さな 圧力)する。

【0029】即ち、制御装置204からの制御指令に基いて、CMP装置200により予め求められた大まかな

 $d = N / (2 n \cdot (1/\lambda_1 - 1/\lambda_2))$

ただし、Nはピーク位置($1/\lambda_1$)からピーク位置($1/\lambda_2$)までの間のピークの個数である。ピークは極大でも、極小でのどちらでも良い。nは被研磨材である絶縁膜の屈折率である。ここで、ピンホール262は、1次元のピンホールすなわちスリットであっても良い。要するに光源として、点光源またはスリット光源で形成し、研磨面に対してほぼ平行光で照射できれば良い。即ち、検出器273上で分光して検出される検出信号波形より、処理手段212によって以下に説明する原

研磨速さから算出される研磨時間だけ(やや少な目の研 磨時間だけ)研磨した後、研磨ヘッド202を2027 の位置まで上昇させ、研磨ヘッド202に支持された半 導体ウエハ1に純水をかけて研磨面を洗浄し、後述する 残膜量検出ヘッド211を挿入し、残膜厚検出装置21 0によりウエハ表面の被研磨膜の残膜厚量を測定する。 ここで、残膜厚検出装置210により測定された残膜厚 量が所定量に達していれば研磨は終了し、達していなけ れば、処理手段212によって残膜厚量を制御装置20 4にフィードバックすることによって制御装置204は 残膜厚量からその後の研磨時間を算出し、この算出され た研磨時間の指令をСMP装置200に提供することに よって算出された研磨時間だけさらに研磨することにな る。これにより大きく終点研磨量をはずれる事がなくな 図10は、残膜厚検出ヘッド211の第1の実施 例を示す構成図である。即ち、残膜厚検出ヘッド211 は、ハロゲンランプ等から構成された光源261と点光 源を形成するピンホール262とピンホール262から 出射した光をほぼ平行光265に変換して半導体ウエハ 1の研磨面に照射する集光レンズ263とよりなる照明 光学系と、ハーフミラー264と回折格子271と結像 レンズ272とよりなる結像光学系と、検出器334と から構成される。ピンホール262による点光源の像 は、集光レンズ263、半導体ウエハ1の研磨面(被平 坦化膜)、ハーフミラー264、回折格子271を介し て結像レンズ272により検出器273上に結像され る。この際、光源の波長毎に回折格子332による回折 角度が異なるため、検出器334上では分光された像と して結像され、図11に示すような波形が検出される。 図11は、検出器273上で分光して検出される波長に 対する検出波形を示す。図12は、検出器273上で分 光して検出される1/波長に対する検出波形を示す。図 11の場合は横軸を波長入にし、図12の場合は横軸を 1/波長入にした。図11に示す波形では、波長入の長 い方で波形のピーク位置のピッチがのびる。ところが図 12に示す波形では、全ての位置で波形のピーク位置 (極大または極小の位置) のピッチが等間隔で並ぶ。従 って、残膜厚量 d の算出は、次に示す(数1)式によっ て算出することができる。

[0030]

1/λ,)) (数1)

理により、残膜厚が計測される。

【0031】図13に残膜厚測定対象物の断面図を示す。この残膜厚測定対象物(半導体ウエハ)1は、例えば下地パターン131の上に配線パターン132(301)が形成され、その隙間を埋めさらにその上部にかけて酸化珪素系(SiO $_2$ 系)の絶縁膜(被平坦化膜)133が形成されたものである。ここで、研磨によって平坦化された絶縁膜133(303)の表面に照射された光265は、絶縁膜(被平坦化膜)133が透明である



ため、被平坦化膜133の表面、配線パターン132の 上部(上面)、配線パターン132の底部の3カ所で反 射して検出器273に届く。実際には、下地パターン自 体が複雑な上、さらに下地まで光が届きさらに複雑な波 面を形成する。この際、この3つの光束が干渉し合い、 図11に示した波形が検出される。従って、この検出波 形はd1、d2、d3の3つの光路差から生じた干渉光 が重ね合わさっていることになる。そこで、より高精度 な計測を実現するためには、この3つの干渉光を分離

(分解) する必要がある。この分解のためには、図12に示す検出波形の周波数解析が効果を発揮する。この周波数解析は、FFT等のフーリエ解析でも、最大エントロピー法等の予測形の周波数解析であっても良い。このように処理手段212により周波数解析をして分離(分解)し、この分離されたものから上記(数1)式に基いて残膜厚dを測定することができる。

【0032】以上の方法で残膜厚は高精度に計測できる が、下地パターンが特に複雑な場合は、精度が落ちるこ とがある。このような場合にも精度を保つためには、図 14に示すようにある特定のピークに着目し、そのピー クの横方向への変動δを検出(モニタ)しても良い。こ れにより、さらに高精度な検出が可能になる。この場 合、ピークの移動δは、残膜厚量に対して必ずしも線形 に変わらない場合がある。そのため、さらに高精度な検 出のためには、予め測定された移動量と残膜厚量の関係 を表したテーブルを用いると良い。この換算は、もちろ んマイコン等の処理手段212上で自動的に為される。 図15は、残膜厚検出ヘッド211の第2の実施例を示 す構成図である。即ち、半導体ウエハ1において層間絶 縁膜133 (303) を研磨して平坦化する場合、層間 絶縁膜133 (303) の下に配線パターン132 (3 01) が規則的に形成されている。従って、研磨された 層間絶縁膜133 (303) に対して照明光265を照 射した際、規則的に配列された配線パターン132 (3 01) が回折格子の役目をして、層間絶縁膜133 (3 03)から分光された反射光が得られ、この分光された 光を検出器273で受光することによって、図11に示 すような信号を検出することができる。そこで、処理手 段212によって、図12に示す信号に変換することに よって、(数1)式に基いて残膜厚量を算出することが できる。当然、より高精度に残膜厚量を算出するために は、FFT等のフーリエ解析や最大エントロピー法等の 予測形の周波数解析等を用いて干渉光を分離(分解)す る必要がある。

【0033】図16は、残膜厚検出ヘッド211の第3の実施例を示す構成図である。この第3の実施例は、基本的には図15に示す第2の実施例と同様である。即ち、半導体ウエハ1において層間絶縁膜133(303)を研磨して平坦化する場合、層間絶縁膜133(303)の下に配線パターン132(301)が規則的に

形成されている。残膜厚検出ヘッド211の第3の実施 例は、ハロゲンランブ等から構成された光源261と点 光源を形成するピンホール262とピンホール262か ら出射した光をほぼ平行光265に変換してこの照明光 265を半導体ウエハ1の研磨された層間絶縁膜133 (303)に対して斜め方向から照射する集光レンズ2 63とよりなる照明光学系と、結像レンズ272よりな る結像光学系と、分光されて結像された像を検出する検 出器273とから構成される。従って、研磨された層間 絶縁膜133 (303) に対して照明光265を照射し た際、規則的に配列された配線パターン132(30 1) が回折格子の役目をして、層間絶縁膜133(30 3) から分光された反射光が得られ、この分光された光 を結像レンズ272によって結像させ、この結像した分 光像を検出器273で受光することによって、図11に 示すような信号を検出することができる。そこで、処理 手段212によって、図12に示す信号に変換すること によって、(数1)式に基いて残膜厚量を算出すること ができる。当然、より髙精度に残膜厚量を算出するため には、FFT等のフーリエ解析や最大エントロピー法等 の予測形の周波数解析等を用いて干渉光を分離(分解) する必要がある。

【0034】図17は、残膜厚検出ヘッド211の第4の実施例を示す構成図である。即ち、残膜厚検出ヘッド211は、白色光源331と、ハーフミラー333と、該白色光源331から照射された白色光を集光して半導体ウエハ1の研磨面に照射し、半導体ウエハ1の研磨面(被平坦化膜)より得られる回折光を検出器334上に結像する集光レンズ(結像レンズ)332と、該結像された回折像を受光して回折像信号に変換する検出器334によって検出される回折像面145における回折像146の強度分布を示す。図19は、回折像面におけるu方向

(半径方法) についての残膜厚の変化に応じた回折像の 強度分布の変化141、142を示す。従って、処理手 段212内のメモリに予め複数の残膜厚量に応じた回折 像の強度分布を測定して記憶しておくことにより、処理 手段212は、検出器334で検出される回折像の強度 分布から上記メモリに記憶された複数の残膜厚量に応じ た回折像の強度分布について補間することによって残膜 厚量を算出することができる。図20は、残膜厚測定の ための他の実施例を示す構成図ある。この実施例は、残 膜厚測定のためのテーパのついた透明基板からなる試料 281を支持する小型の研磨ヘッド202aを備え、本 来の研磨ヘッド202による半導体ウエハ1に対する研 磨と同様に上記試料281に対して研磨布204を張り 付けた研磨定盤201との間において研磨を施すように 構成する。即ち、研磨ヘッド202aも研磨ヘッド20 2と同様に研磨圧が付与されて自転するように回転駆動 される。この実施例の場合、半導体ウエハ1に対する被



研磨材が絶縁膜303、326である場合には、この絶縁膜303、326の材質と上記試料281の材質と同じにすることによって、半導体ウエハ1に対する研磨量と試料281に対する研磨量と一致させることができる。いずれにしても、予め半導体ウエハ1に対する研磨量と試料281に対する研磨量との相関関係を求めておくことが必要である。このように半導体ウエハ1に対する研磨量と試料281に対する研磨量との相関関係が把握できているので、試料281に対して残膜厚を測定することによって半導体ウエハ1に対する残膜厚を算出することができる。

【0035】この実施例は、研磨ヘッド202aに、レ ーザ等のコヒーレント光源282と、ハーフミラー28 3と、検出器284とを備え、研磨ヘッド202aに支 持された試料(テーパのついた透明基板)281に対し て裏側から窓285を通してコヒーレント光を照射し、 テーパのついた透明基板281からの干渉縞像(図21 (a) に示す) 286を検出器284で検出する干渉光 学系を形成している。ここで、コヒーレント光源282 は、必ずしもレーザである必要はなく、ハロゲンランプ 等の白色光源を用い、光学系全体の中で、コヒーレント 状態を形成しても良い。具体的には、時間的かつ空間的 にコヒーレントな状態つまり、波長の帯域を限定するフ ィルターと、ピンホール、1次元のピンホール(スリッ ト)を挿入しても良い。従って、検出器284は、図2 1 (a) に示す干渉編像286を受光して試料281の 残膜厚量に応じて図21(b)に示す信号287、28 8が得られる。そこで処理手段212において信号28 7、288のシフト量δ1を算出することによって、試 料281の残膜厚量を求めることができ、その結果半導 体ウエハ1に対する研磨量と試料281に対する研磨量 との相関関係から半導体ウエハ1に対する残膜厚量を算 出することができる。この実施例の場合、研磨中いつで も残膜厚量を算出することができる。研磨中は、試料2 81の研磨面と研磨布204との間に研磨砥粒の水けん 濁液が介在することになるが、この研磨砥粒の水けん濁 液の影響を大きく受けることなく、図21(a)に示す 干渉縞が検出できることが実験により確認できた。な お、上記実施例は、研磨中に残膜厚量を算出するため に、研磨ヘッド202aの裏側に、レーザ等のコヒーレ ント光源282と、ハーフミラー283と、検出器28 4とからなる照明光学系および検出光学系を備えた場合 について説明したが、この照明光学系および検出光学系 を試料281と対向するように設置しても良い。この場 合、研磨ヘッド202aに支持された試料281に対し て残膜厚量を測定するためには、図8に示すように、研 磨ヘッド202aを202'の位置まで上昇させ、研磨 ヘッド202aに支持された試料281に対して純水を かけて試料281の研磨面を洗浄する必要がある。即 ち、研磨された試料(テーパのついた透明基板)281

を支持した研磨ヘッド202aに対して、図8に示す残 膜厚検出ヘッド211と同様に試料281の残膜厚量を 測定することができる。

【0036】図22は、残膜厚測定のための図20とは 異なる他の実施例を示す構成図ある。この実施例は、残 膜厚測定のための平行な透明基板からなる試料291を 支持する小型の研磨ヘッド202aを備え、本来の研磨 ヘッド202による半導体ウエハ1に対する研磨と同様 に上記試料291に対して研磨布204を張り付けた研 磨定盤201との間において研磨を施すように構成す る。即ち、研磨ヘッド202aも研磨ヘッド202と同 様に研磨圧が付与されて自転するように回転駆動され る。この実施例の場合、半導体ウエハ1に対する被研磨 材が絶縁膜303、326である場合には、この絶縁膜 303、326の材質と上記試料291の材質と同じに することによって、半導体ウエハ1に対する研磨量と試 料291に対する研磨量と一致させることができる。い ずれにしても、予め半導体ウエハ1に対する研磨量と試 料291に対する研磨量との相関関係を求めておくこと が必要である。このように半導体ウエハ1に対する研磨 量と試料291に対する研磨量との相関関係が把握でき ているので、試料291に対して残膜厚を測定すること によって半導体ウエハ1に対する残膜厚を算出すること ができる。

【0037】この実施例は、研磨ヘッド202aに、試 料291の研磨面においてほぼ重なるように検出光軸2 94に対して対称に斜め方向からレーザ等のコヒーレン ト光293a、293bを照射する照射光学系と、結像 レンズ292と、検出器284とを備え、研磨ヘッド2 02aに支持された試料(平行な透明基板)291の研 磨面においてほぼ重なるように、試料291の裏側から 窓285を通して検出光軸294に対して対称に斜め方 向からコセーレント光293a、293bを照射するこ とによって、結像レンズ292によって結像される透明 基板291からの干渉縞像(図21(a)に示す)28 6を検出器284で検出できるように干渉光学系を形成 する。従って、検出器284は、図21 (a) に示す干 渉縞像286を受光して試料291の残膜厚量に応じて 図21(b)に示す信号287、288が得られる。そ こで処理手段212において信号287、288のシフ ト量 8 1 を算出することによって、試料 2 9 1 の残膜厚 量を求めることができ、その結果半導体ウエハ1に対す る研磨量と試料291に対する研磨量との相関関係から 半導体ウエハ1に対する残膜厚量を算出することができ る。この実施例の場合、研磨中いつでも残膜厚量を算出 することができる。研磨中は、試料291の研磨面と研 磨布204との間に研磨砥粒の水けん濁液が介在するこ とになるが、図20に示す実施例と同様に研磨砥粒の水 けん濁液の影響を大きく受けることなく、図21 (a) に示す干渉縞を検出することができる。



【0038】以上説明したように図20および図22に 示す実施例は、研磨の速さ(研磨レート)を研磨中に実 時間でモニタできるため、事前に膜厚を測定しておくこ とにより残膜厚量をモニタでき、高速研磨から高精度の 低速研磨への切り換えを最終的に傷や異物等の欠陥が発 生しない限界に近ずけた時間まで遅らせることができ、 その結果、半導体ウエハ1に対して最終的に傷や異物等 の欠陥が存在しない平坦化された研磨面を高スルーブッ トで製造することができる。また、半導体ウエハ(半導 体基板) 1に対して図3に示すようにダマシンと呼ばれ るプロセスを適用した場合において、図3(e)に示す 如く金属膜316をCMP装置200で研磨する際に も、残膜厚量として下部のSiOz系の絶縁膜パターン 315が露出した時点を予測もしくは検出することが必 要となる。そこで、図3(d)に示す断面構造を有する 半導体ウエハ1を研磨ヘッド202に支持し、該半導体 ウエハ1の表面の金属膜316を研磨定盤201に張り 付けられた研磨布204との間で研磨砥粒の水けん濁液 によって研磨し、下部のSiO,系の絶縁膜のパターン 315が露出したと予想される時点において、図8に示 すように、研磨ヘッド202を2027の位置まで上昇 させ、研磨ヘッド202に支持された半導体ウエハ1に 対して純水をかけて半導体ウエハ1の研磨面を洗浄し、 残膜厚検出ヘッド211により絶縁膜パターン315が 露出した配線パターンの厚さを光学的に光干渉を用いて 測定することができ、研磨の終点について適切であるか 否かについて判定することができる。即ち、表面に金属 膜316のみが形成された状態では、干渉は起こらない ために平坦な検出波形として検出され、金属膜316の 下部の絶縁膜パターン315が露出すると絶縁膜315 の下面からの反射光 (基板311の表面が絶縁膜から形 成されている場合には絶縁膜315の下面からはごく僅 かの反射光しか得られない。)と金属配線パターン31 7あるいは絶縁膜315の表面からの反射光との干渉に よる波形が検出されることによって、研磨の終点につい て適切であるか否かについて判定することができる。特 に残膜厚検出ヘッド211として図16に示す第3の実 施例を用いると構成が簡単で適切である。

【0039】次に、傷・異物等の欠陥検査装置240について、図23~図26を用いて具体的に説明する。図23は、本発明に係る傷・異物等の欠陥検査装置240の第1の実施例を示す構成図である。この第1の実施例は、アルゴンレーザ11、ビームエキスパンダ12、2分の1波長板13、偏光素子14、偏光素子14の偏光の向きを変える偏光素子回転機構15、シリンドリカル等の集光レンズ16、入射角度可変機構17より構成される照明系10と、対物レンズ31、偏光素子32、空間フィルタ33、検出器34より構成される検出光学系30と、2値化回路51、座標生成回路52、検出結果メモリ54、コンピュータ53、検出結果表示手段55

より構成されるデータ処理系241と、ローディング・アンローディング手段74、xyzステージ71、自動焦点検出系73、zステージコントローラ75、xyステージコントローラ72より構成されるステージ系70とより構成される。なお、データ処理系(処理手段)241を構成するコンピュータ53は、管理用のコンピュータ250とネットワークを介して接続されている。まず、CMP装置200で研磨されて少なくとも洗浄装置230で洗浄された半導体ウエハ1は、洗浄装置230から搬送手段を用いてローディング位置まで搬送され、ローディング手段74により研磨面を上側に向けてxyzステージ71上に載置される。

【0041】xyzステージ71上に載置された半導体 ウエハ1の研磨面上に傷や異物等の欠陥が存在しないか 否かについての検査が次に説明するように行なわれる。 即ち、アルゴンレーザ11から射出した光は、ピームエ キスパンダ12でビーム径が拡大され、2分の1波長板 13を通して円または楕円偏光に変換され、偏光素子1 4によりS偏光またはP偏光に変換され、シリンドリカ ルレンズ等の集光レンズ16で細帯状に集光されて半導 体ウエハ1上の平坦化された研磨面に照射される。半導 体ウエハ1の研磨面から射出した光は、検出レンズ31 で集光されて偏光素子32または/および空間フィルタ 33を通して検出器34により検出される。即ち、半導 体ウエハ1の研磨面に対して集光レーザ光が斜め方向か ら照射され、xyステージ71が走査され、半導体ウエ ハ1の研磨面からの散乱回折光が対物レンズ31に入 り、半導体ウエハ1の研磨面が例えば層間絶縁膜303 の場合、その下に配線パターン301が存在することに より、この規則的に配置された配線パターン301から の散乱反射光を偏光素子32または空間フィルタ33で 遮光し、半導体ウエハ1の研磨面から発生する散乱回折 光による像を例えばリニアセンサ(CCD)で構成され た検出器34で受光して検出信号37を出力する。この 検出信号37は、2値化回路51によって所望の閾値で



2値化信号に変換され、この2値化信号において所望の 閾値を越えた研磨面に存在する傷や異物等の欠陥を示す 検出出力と、その検出出力が得られたときの座標生成回 路52から得られる研磨面上の発生位置の座標とがコン ピュータ53からの指令に基いて対応付けされて半導体 ウエハ毎に検出結果メモリ54に格納される。各半導体 ウエハに付与された番号を読取り手段38で読み取って コンピュータ53および座標生成回路52に入力するこ とによって、欠陥を示す検出出力とその発生位置の座標 とが半導体ウエハ毎に検出結果メモリ54に格納される ことになる。後述するように、検出結果メモリ54に は、傷と異物とに弁別してそれらの発生位置の座標とが 対応させて半導体ウエハ毎に格納されるので、コンピュ ータ53はこれら格納されたデータを読出すことによっ て半導体ウエハ毎、または複数の半導体ウエハに亘って の、またはロット単位での、半導体ウエハ上に発生した 傷や異物についての分布をマップとして収集することが でき、それを表示手段55に表示することもできると共 に管理用のコンピュータ250に提供して記憶装置25 1に記憶させたり表示手段252に表示をすることもで きる。またコンピュータ53は、半導体ウエハ毎の、ま たはロット単位毎の半導体ウエハ上に発生した傷や異物 の個数等の変化(変動)を収集することができ、それを 表示手段55に表示することもできると共に管理用のコ ンピュータ250に提供して記憶装置251に記憶させ たり表示手段252に表示をすることもできる。

【0042】上記検出器34から得られる検出波形の一 例を図24に示す。図24(a)(b)には、半導体ウ エハ1の表面(研磨面)に照射した光ピーム107を示 す。図24(a)は成膜後及びCMP処理後において表 面(研磨面)に面荒れがある場合、図24(b)は面荒 れがなく異物41が存在する場合をそれぞれ示す。図2 4 (c)、(d) にそれぞれの場合における散乱光を検 出器34で受光して得られる検出信号波形109、11 0を示す。ところで、図24(c)に示す表面の面荒れ に基づく信号波形109と、図24(d)に示す表面に 存在する傷や異物41に基づく信号波形110とを区別 する必要がある。図24(c)、(d)に示すような信 号波形109、110が検出されれば、適当な閾値11 1を設定することで、傷や異物と面荒れとを区別して検 出することができる。しかしながら、特に検出器34に よって検出する際の画素サイズが大きい場合(たとえば 照明領域全域を1つの信号として検出する場合)には、 図24(e)、(f)に示すように面荒れと傷や異物と の区別がつきにくくなる。図24(e)、(f)では、 検出器34によって斜線の部分全体が積分された形11 3、114で検出されるため相対的に傷や異物41の信 号114が小くなり、その結果傷や異物を面荒れと区別 して検出することができない。つまり、表面(研磨面) 上に換算したときの検出器34によって検出する画素の

大きさは、許される限り小さくするのが望ましい。具体的には、たとえば、8インチウエハの検査時間を30秒としたい場合、検出器34としてリニアセンサ(CCD)を4段並列で構成し、信号のサンプリング測度を14MHzとした場合、検出画素のサイズを、表面(研磨面)上に換算して7 μ m平方とする必要がある。CCD自体の画素サイズが例えば13 μ m平方とした場合、対物レンズ31による結像倍率を約1.9倍にすれば良い。この検出画素サイズの値は、これら他のパラメータとの関係で目的に応じて選択されるべきものである。検出感度を十分にしたい場合、表面(研磨面)上に換算して1 μ m~2 μ m平方程度にするのが望ましい。

【0043】また、面荒れを検出する場合は、図24 (c) に示す閾値112にすればよい。即ち、CMP装 置200において、研磨条件を設定する際、面荒れの情 報が必要とする場合には、この傷・異物等の欠陥検査装 置240で検出してやれば良い。ここで、2値化回路5 1は面荒れの信号を消去するためであり、必ずしも2値 化回路である必要はない。即ち、検出器34で検出され る信号に対して多値の閾値で量子化した画像データに変 換してその画像データ及び表面(研磨面)上における位 置座標とを対応させて検出結果メモリ54に格納させて も良い。この場合、コンピュータ53は、検出結果メモ リ54に格納されたデータを読出すことによって半導体 ウエハ1の表面(研磨面)上に発生した傷の大きさによ って分類処理し、その良否の判定をすることができると いう効果を発揮する。また、複数の閾値の内のいずれか (複数であっても良い)を、面荒れを検出する閾値とし て用いることで、面荒れのレベル、あるいは面荒れの分 布を計測することができ、その結果を管理用のコンピュ ータ250を介してCMP装置200にフィードパック することによって、CMP装置200において、研磨条 件を最適化することができる。

【0044】また、コンピュータ53は、検出結果メモリ54に格納された半導体ウエハ1毎の検出結果(面荒れについて除去された量子化された画像データ)から、図25(a)に示すように傷40は通常複数の連続した(あるいは断続的に連続した)形で出現し、図25

(b) に示すように異物41は通常孤立した形で出現するという統計的・経験的な知見に基づく形状認識処理によって傷と異物とに分類する。そして、コンピュータ53は、半導体ウエハ1毎に、傷と分類された画像データに対して隣接する傷を一つの連続した傷としてグループ化し、このグループ化された個数を計数することによって半導体ウエハ1毎の傷の数を算出して検出結果メモリ54に格納することができ、半導体ウエハ1毎の傷の数の管理が可能となる。但し、このグループ化の処理は必ずしも常に有用であるとは限らず、半導体ウエハ1毎

(全面で)の傷部の面積を管理する場合には、グループ 化の処理は必要にならないことは明らかである。このグ



ループ化の処理は、通常の画像処理のアルゴリズムとして知られているラベリングアルゴリズムを使って実施される。さらにこの処理はコンピュータ53によりソフト的に行なうと説明したが、専用のハードウエア(回路)によりま用しても良い

により実現しても良い。 【0045】また、連続したり、非常に近接している画 像パターンに対して同じラベルを付与してグループ化す る処理は、傷と異物の分類に用いることができる。すな わち傷は通常複数の連続した(あるいは断続的に連続し た) 形で出現し、異物は通常孤立した形で出現するから である。さらに、面荒れを消去した信号に対してハード ウエアでグルーピングすることで検出結果メモリ54の 容量を節約することができる。即ち、コンピュータ53 は、半導体ウエハ毎に、検出結果メモリ54に格納され た2値化画像データを読出して、図25に示すように、 画像処理により形状を認識して線状に伸びた傷40であ るか、粒子状の異物41であるかの判定を行ない、傷4 0と判定されたときには傷を示す2値化画像データから その傷40の面積Ssおよび最大長さしを求めて傷の判 定基準と比較して良否の判定を行なってその結果を検出 結果メモリ54に発生位置の座標に対応させて格納し、 異物41と判定されたときには異物を示す2値化画像デ ータからその異物41の面積S f を求めて異物の判定基 準と比較して良否の判定を行なってその結果を検出結果 メモリに発生位置の座標に対応させて格納する。このよ うに、研磨面に発生した欠陥が傷なのか、異物なのかを, 認識するのは、良否の判定基準が異なると共に、傷を発 生させる研磨条件と異物を発生させる研磨条件が異なる からである。従って、コンピュータ53が、半導体ウエ ハ1毎に、研磨面の傷や異物等の欠陥についての検査結 果(傷の発生状況と異物の発生状況とを区別して把握さ れた情報である。) 45を、検出結果メモリ54から読 出して、ネットワークを介して管理用のコンピュータ2 50に提供することによって、管理用のコンピュータ2 50は、傷の発生状況と異物の発生状況とを区別して把 握でき、しかもCMP装置200の制御装置204から 現在のСMP条件が把握できるので、研磨面に発生した 傷や異物の原因であるСMP条件を究明することが容易 に可能となり、この究明されたCMP条件を修正すべ く、制御装置204にフィードバックすることが可能と なる。これによって、CMP装置200は、制御装置2 04からの指令または制御に基いて、CMP条件を修正 することによって、半導体ウエハ1の研磨面に傷や異物 の発生を無くして歩留まり向上を果たすことができる。 またCMP装置200が研磨条件の設定に研磨面の面荒 れ情報も必要とするならば、制御装置204が傷・異物 等の検査装置240の処理手段241からその情報の提 供を管理用のコンピュータ250を介して受けるように すれば良い。

【0046】ところで、半導体ウエハ1上の平坦化され

た研磨面としては、図1および図2に示すように配線パ ターン301上に絶縁膜303が形成されている場合 と、図3 (e) および図4に示すように基板(表面が絶 縁膜で形成されている場合もある。)311上に絶縁膜 パターン315と配線パターン317とが形成されてい る場合と、図5(e)および図6に示すようにSiO2 系の絶縁膜パターン325とSi₃N₄のパターン322 とが形成されている場合とがある。そして半導体ウエハ 1上の平坦化された研磨面には、研磨による僅かな面荒 れが生じている。図3(e)および図4に示す場合に は、研磨面に絶縁膜パターン315と配線パターン31 7とが存在することになる。しかしながら、絶縁膜パタ ーン315と配線パターン317とは表面の反射率が相 違することになる。従って、面荒れによる絶縁膜パター ン315の表面から発生する散乱回折光を検出器34が 受光して得られる信号波形と、面荒れによる配線パター ン317の表面から発生する散乱回折光を検出器34が 受光して得られる信号波形との間において強度が相違す ることになる。そこで、コンピュータ53は、検出器3 4から得られる信号37から絶縁膜パターン315の領 域と配線パターン317の領域とを判定し、配線パター ン317の領域から検出器34によって得られる信号に 対しては2値化回路51に対して高い閾値を設定し、絶 縁膜パターン315の領域から検出器34によって得ら れる信号に対しては2値化回路51に対して低い閾値を 設定することによって面荒れによって生じる信号を消去 することができる。なお、この場合、コンピュータ53 が絶縁膜パターン315の領域と配線パターン317の 領域とを判定するまで、検出器34から得られる画像信 号を記憶して所定の時間遅延させる必要がある。また、 傷についても、絶縁膜パターン315の表面に発生した 傷から発生する散乱光の強度は、配線パターン317の 表面に発生した傷から発生する散乱光の強度よりも弱く なるが、半導体素子として支障のあるのは、前述した通 り、配線パターン317の表面に発生した傷であるた め、絶縁膜パターン315の表面に発生した傷について は感度が落ちて正確に認識できなかったとしても問題に はならない。また、異物については、絶縁膜パターン3 15と配線パターン317とについて同様な散乱光強度 が得られることから問題にならない。

【0047】ところで、上記説明では、面荒れによって生じる信号を消去するために、絶縁膜パターン315の領域と配線パターン317の領域とで閾値を変えるようにしたが、絶縁膜パターン315の表面に発生した傷について認識できなくても良ければ、領域に関係無く配線パターン317の表面に発生した面荒れを消去できる高い閾値に設定すればよい。これにより、コンピュータ53による絶縁膜パターン315の領域と配線パターン317の領域との判定および閾値の変更が不要となる。以上説明したように、図3(e)および図4に示す場合に



おいて、研磨面に発生した異物や傷について、検査する ことが可能となる。図5 (e) および図6に示す場合に は、研磨面に絶縁膜パターン325とSi₃N₄層322 とが存在することになる。しかし、絶縁膜パターン32 5もSi₃N₄層322も照明光に対して同じような特性 を示すことによって、図24(c)、(d)に示すよう な閾値111によって面荒れによって生じる信号を消去 することができ、その結果研磨面における異物や傷につ いて、検査することが可能となる。特に素子分離構造を 作るために要求されるのは、図6に示すようにSi₃N₄ 層322に傷329が発生しないことであるので、この 傷329が確実に検出できるように、閾値等の感度を設 定すれば良い。なお、図23に示す傷・異物等の欠陥検 査装置240における照明光の光源としては、アルゴン レーザ11である必要はなく、他の波長のレーザ光源、 例えば、ヘリウムネオンレーザ、赤色の半導体レーザ (ガリウムアルミニウム砒素化合物半導体レーザ)、S HG(2次高調波)を用いた光源、キセノンランプ、水 銀ランプ等の放電管光源、ハロゲンランプ等のフィラメ ントランプであってよい。

【0048】また、空間フィルタ33、2分の1波長板 13、偏光素子14、32は必ずしも必要ではない。こ れらのフィルタは、傷の形状の分類、異物あるいは欠陥 といった凹凸形状の分類等に用いるものである。具体的 には、照射光としてS偏光(電界ベクトルが入射面に垂 直な光束)を用いることで、半導体ウエハ1の表面(研 磨面)の面荒れが軽減され、異物、スクラッチ・傷の検 出感度を向上させることができる。逆に、P偏光(電界 ベクトルが入射面に平行な光束)にすることにより、表 面の面荒れを高感度で検出することができる。これらの モードは、評価されるべき対象物に応じて選択されるも のである。図26には、図23に示す傷・異物等の欠陥 検査装置240において、照明を2方向照明にした場合 を模式的に示す。図23に示す実施例では、照明の入射 面に垂直な方向に近い方向を持つ傷が強調され検出され る。そこで図26に示したように互いに直角な方向10 1、102、103、104から斜め照明することによ りこの指向性は軽減される。もちろん4方向でなく、直 角な2方向101、102でもよい。また直角でない方 向も含めて4方向103、105、106、104でも 良い。しかしながら照明光束2(107)を実現すると いう立場からは、先に示した直角な2方向あるいは4方 向が望ましい。また、図27には、図23に示す傷・異 物等の欠陥検査装置240において、全方向から照明す る手法を示す。この実施例は、光源11、ピームエキス パンダ18、19、中央をくり貫いたミラー38より構 成される照明光学系と、対物レンズ31、結像レンズ3 7、検出器34より構成される検出光学系と、図23に 示すステージ系70、およびデータ処理系241より構 成される。

【0049】この実施例では、照明光学系により半導体 ウエハ1の表面(研磨面)上の1点が全方位から照明さ れる。半導体ウエハ1の表面から反射した光は、中央を くり貫いたミラー38により0次反射光が遮光され、傷 や異物等の欠陥からの散乱光のみがミラー38を通って 結像レンズ37によって検出器34に結像されて検出さ れる。この方法では、半導体ウエハ1の表面上の1点の みの照明であるから、 θ ステージを回転させながらxス テージを走査することにより、照明光束を半導体ウエハ 1の表面に対して螺旋状に走査するのが効率的である。 従って、ステージ系にはx2θステージ系を用いてい る。もちろん、ステージ系は図23に示すxyzステー ジであっても本質的な問題ではないのは言うまでもな い。また、データ処理系241等の構成は図23のもの と等価である。この方法では、全方向から照明するた め、図23に示した方法よりさらに、傷等の検出で、指 向性が軽減される。

【0050】次に、傷・異物等の欠陥検査装置220の 実施例について、図28~図31を用いて具体的に説明 する。この実施例は、CMP装置200で研磨された半 導体ウエハ1は洗浄装置230によって洗浄するまで は、液中に保管されることを利用して、液中において研 磨面上の傷や異物等の欠陥を検査するものである。 図2 8は、液中での研磨面上の傷や異物等の欠陥を検査する 傷・異物等の欠陥検査装置220の実施例を示した概略 構成図である。この実施例は、図23とほぼ同様な構成 である。槽3の液中の中に半導体ウエハ1を載置するス テージ71を備え、照明系10は槽3の外側に設け、検 出系30はケーシング36に納めるように構成する。処 理手段241については、図23と同様である。従っ て、照明系10からの照明光は照明用窓18を通して液 中の半導体ウエハ1の表面(研磨面)に照射し、液中の 半導体ウエハ1の表面からの散乱光を検出用窓35を通 して検出光学系30で検出する。半導体ウエハ1が液中 に存在するためウエハを載置するステージは固定で、静 止した半導体ウエハ1に対し、照明光学系10と検出光 学系30を走査する構成が望ましいが、勿論ステージを 走査する構成であっても良い。また、照明用窓18、検 出用窓35は、液体への光の入射の際、液表面の揺らぎ により照明、検出光がゆがむのを避けるためのものであ

【0051】この方法は、研磨された半導体ウエハ1が 液中に保管されるためこの保管中に検査できるという効果がある。また、液を半導体ウエハの表面の平坦化膜の 屈折率より大きくすることで、以下に説明する全反射の 現象を積極的に用いることができる。平坦化膜が屈折率 1.4602の石英系を用いた場合、液体としてたとえば、屈折率1.586のアニリン、屈折率1.473の グリセリン、屈折率1.4607の4塩化炭素、屈折率 1.737のジョードメタン、屈折率1.516のセダ



【0052】図30に図29に示す表面での反射率を示 す。P偏光47及びS偏光48の時の値をそれぞれ示 す。図31に、別の実施例を示す。この実施例は、照明 窓18を介し光を半導体ウエハ1の表面の全面あるいは 一部に照射し、検出窓35を介し照明した領域を2次元 の検出器34上に結像レンズ31により結像させた構成 である。本実施例も上記の全反射の条件を用いている。 この全反射の条件を用いることにより下地パターンの影 響を除けるため、検出の画素サイズを大きくでき、この ような2次元センサ34を用いても広い領域を一度に検 査できる。たとえば、1000×1000画素のCCD カメラを用いると7ミクロン画素で7mm×7mmの領 域を検査できる。これは、傷あるいは、面あれのモニタ として十分な面積である。さらに、検査面積を広げたい 場合には、画素サイズを大きくするか、ステップアンド リピートで、検査エリアを大きくしても良い。また、検 査エリアを犠牲にして画素サイズを小さくし、検出感度 を上げても良い。

【0053】次に、傷・異物等の欠陥検査装置240の 処理手段241から得られる傷・異物等の欠陥検査デー タおよび完成されたテスタ250の処理手段251から 得られる半導体素子の電気的特性データに基いて半導体 ウエハ1の製造ライン400についての管理用コンピュ ータ250による生産管理について図32~図39を用 いて説明する。図32は、本発明に係る半導体ウエハ1 の製造ライン400についての管理用コンピュータ25 0による生産管理についての全体的な構成を示す図であ る。図7にも同様な構成を示している。半導体ウエハ1 の製造ライン400は、代表的に、スパッタ等の金属成 膜工程、レジストパターン形成工程(レジスト塗布工 程、露光工程、および現像工程等からなる。)、および エッチング工程(レジストパターン除去工程も含む)か らなる配線パターン301を形成する配線パターン形成 工程401と、配線パターン301上にCVD装置等に よって絶縁膜303を形成する絶縁膜形成工程402 と、該絶縁膜形成工程402で形成された絶縁膜303

の表面を平坦化するためにСMP装置200によって研 磨して洗浄装置230によって洗浄する研磨工程403 と、スパッタ等の金属成膜工程、レジストパターン形成 工程(レジスト塗布工程、露光工程、および現像工程等 からなる。)、およびエッチング工程(レジストパター ン除去工程も含む)からなり、前記研磨工程で平坦化さ れた絶縁膜303上に配線パターン301を形成する配 線パターン形成工程404と、該配線パターン形成工程 404で形成された配線パターン302上に絶縁膜や保 護膜304をCVD装置等によって形成する絶縁膜形成 工程405とから構成される。即ち、配線パターン形成 工程401および配線パターン形成工程404において は、スパッタ装置、レジスト塗布装置、露光装置、エッ チング装置等が用いられる。また絶縁膜形成工程402 および絶縁膜形成工程405は、CVD装置等が用いら れる。411、412、413 (204)、414、4 15は、各工程に備えられた装置を制御する制御装置を 示す。従って、制御装置411、412、413(20 4)、414、415からは、投入される半導体ウエハ 1毎に対して成膜、エッチング、露光、研磨等の製造条 件が得られる。傷・異物等の欠陥検査装置240は、半 導体ウエハ1の製造ライン400における所望の工程 (工程内でも良い。) 401、403、404から42 1、422、423で示すようにサンプリングされた傷 ・異物等の欠陥を検査する必要のある半導体ウエハ1に 対して傷・異物等の欠陥の検査が行なわれる。 図7にお いては、傷・異物等の欠陥検査装置240は、CMP装 置200によって研磨され、洗浄装置230によって洗 浄された半導体ウエハ1の表面に対して傷・異物等の欠 陥を検査することについて説明したが、図32において は、傷・異物等の欠陥検査装置240は、製造ライン4 00を構成する所望の装置(設備)から得られる半導体 ウエハ1を全数またはロット単位または所定の枚数単位 でサンプリングして、その半導体ウエハ1の表面に発生 した傷・異物等の欠陥を検査する。またこの傷・異物等 の欠陥検査装置240は、製造ライン400において、 必要とする工程の間に設置しても良い。この場合傷・異 物等の欠陥検査装置240の台数は、増加するが、定常 的に半導体ウエハ1の表面に発生した傷・異物等の欠陥

【0054】430は、動作試験が可能なほぼ完成した 半導体素子に対して電気的な特性の検査を行なうテスタ である。431はテスタ430における電気的な特性の 検査処理を行なうコンピュータ等によって構成された処 理手段である。従って、テスタ430の処理手段431 は、半導体ウエハ1毎における半導体素子(半導体チップ)の電気的な特性結果を得ることができる。管理用コンピュータ250は、傷・異物等の欠陥検査装置240の処理手段241、テスタ430の処理手段431、製 造装置の制御装置411、412、413(204)、

を検査することができる。



414、415とネットワーク409で接続されてい る。従って、管理用コンピュータ250は、テスタ43 0の処理手段431から半導体ウエハ1毎における半導 体素子(半導体チップ)の電気的な特性結果が得られ、 半導体ウエハ単位での歩留まりを算出することができ る。更に管理用コンピュータ250は、傷・異物等の欠 陥検査装置240の処理手段241から製造工程毎の半 導体ウエハ1毎の表面に発生した傷や異物について弁別 して発生位置の座標も含めて得ることができる。即ち、 製造工程毎に表面に発生した傷や異物を検出するために は、図33(a)に示すある製造工程に投入される前の 半導体ウエハ1の表面に存在する傷や異物441と図3 3 (b) に示す投入された後 (上記ある製造工程で製造 された後)の半導体ウエハ1の表面に存在する傷や異物 441、442とを比較して、同じ位置座標に検出され たのは投入される前の1つ前の工程或いは全ての前工程 において発生した傷や異物441と判定して消去し、異 なる位置座標に新たに検出されたのはこのある製造工程 によって発生した傷や異物442と判定する。これらの 判定処理は、傷・異物等の欠陥検査装置240の処理手 段241で行なっても良い。

【0055】即ち、管理用コンピュータ250は、傷・ 異物等の欠陥検査装置240の処理手段241から得ら れる製造工程毎の半導体ウエハ1毎の表面に発生した発 生位置の座標も含めた異物の情報と、テスタ430の処 理手段431から得られる半導体ウエハ1毎における半 導体素子 (半導体チップ) の電気的な特性結果の情報と から、製造工程毎に、図34~図36に示すようなウエ ハ単位での異物の存在するチップ数に対する異物無チッ プと異物有チップとの各々にける歩留まりを算出するこ とができる。図34~図36の各々は、ある製造工程に おいて、所定の枚数の半導体ウエハに亘っての、ウエハ 単位での異物の存在するチップ数における異物無チップ の歩留まりと異物有チップの歩留まりとの関係を示した ものである。図34に示す場合は、ウエハ単位におい て、異物の存在するチップ数(異物有チップ数)が増加 するに従って異物有チップの歩留まり(1枚のウエハか ら得られる全チップ数に対する異物有チップの良品率: 異物無チップは全て良品として取り扱う。) は低下し、 異物の存在するチップ数(異物有チップ数)が増加して も異物無チップの歩留まり(1枚のウエハから得られる 異物無チップの全数に対する異物無チップの良品率)は 高い一定の値であることを示す。即ち、ある製造工程か ら、図34に示すデータが得られた場合、異物が正常に 検出されていることがわかると共に、異物が主な不良原 因と判定することができ、、その結果を表示手段252 に表示することもできる。

【0056】図35に示す場合は、ウエハ単位において、異物の存在するチップ数(異物有チップ数)が増加するに従って異物有チップの歩留まり(1枚のウエハか

ら得られる全チップ数に対する異物有チップの良品率: 異物無チップは全て良品として取り扱う。)は低下し、 異物の存在するチップ数(異物有チップ数)が増加する に従って異物無チップの歩留まり(1枚のウエハから得 られる異物無チップの全数に対する異物無チップの良品 率) も低下していることを示す。即ち、異物無チップの 歩留まりも異物の存在するチップ数(異物有チップ数) に関係していることから、異物無チップ上に異物が存在 しているのに係らず、検出できていないことを示す。従 って、ある製造工程から、図35に示すデータが得られ た場合、異物が正常に検出できていないことがわかると 共に、異物が主な不良原因と判定することができ、その 結果を表示手段252に表示することもできる。管理用 コンピュータ250が図35に示す結果が得られたら、 傷・異物等の欠陥検査装置240の処理手段241にフ ィードバックして、見落とし無く検査できるように感度 調整などをする必要がある。或いは、さらに髙感度の異 物検査装置を用いる必要がある。具体的には、検査時間 を長くする、または光あるいはSEM式の外観検査装置 を用いる等の対策が考えられる。

【0057】図36に示す場合は、ウエハ単位におい て、異物の存在するチップ数(異物有チップ数)が増加 するに従って異物有チップの歩留まりは低下し、異物の 存在するチップ数(異物有チップ数)が増加しても異物 無チップの歩留まりは異物有チップの歩留まりと同様に 低くほぼ一定の値であることを示す。即ち、異物無チッ ブの歩留まりも異物の存在するチップ数(異物有チップ 数) に関係せずに、歩留まりを下げていることからし て、歩留まりを下げている不良原因が異物以外(例えば プロセス要因) にもあることを示している。もし、異物 有チップの歩留まりも異物の存在するチップ数(異物有 チップ数) に関係せずに一定であれば、歩留まりを下げ ている不良原因が異物以外であることがわかる。従っ て、ある製造工程から、図36に示すデータが得られた 場合、歩留まりを下げている不良原因が異物以外(例え ばプロセス要因)にもあると判定することができ、その 結果を表示手段252に表示することもできる。

【0058】また管理用コンピュータ250は、傷・異物等の欠陥検査装置240の処理手段241から得られる製造工程毎の半導体ウエハ毎の表面に発生した発生位置の座標も含めた異物の情報と、テスタ430の処理手段431から得られる半導体ウエハ1毎における半導体素子(半導体チップ)の電気的な特性結果の情報とから、製造工程毎に、図37に示すようなロット単位での異物の存在するチップ数(異物有チップ数)の変化と異物有チップについて歩留まりの変化と異物有チップについての歩留まりは、本来異物有チップ数が減少すれば、異物有チップについての歩留まりは向上し、有



チップ数が増加すれば、異物有チップについての歩留まりは悪くなるはずである。他方、異物について確実に検査できている場合には、異物無チップについての歩留まりは、異物有チップ数と相関関係がないはずである。従って、異物について確実に検査できていると仮定した場合、異物無チップについての歩留まりが異物有チップ数と相関がとれない場合には、異物無チップについて歩留まりを下げている原因として異物以外(例えばプロセス要因)であることを判定することができる。

【0059】また管理用コンピュータ250は、傷・異 物等の欠陥検査装置240の処理手段241から得られ る製造工程毎の半導体ウエハ毎の表面に発生した発生位 置の座標も含めた異物の情報と、テスタ430の処理手 段431から得られる半導体ウエハ1毎における半導体 素子(半導体チップ)の電気的な特性結果の情報とか ら、製造工程毎に、図38に示すような半導体ウエハ単 位または複数枚に亘る半導体ウエハでの1チップ内に存 在する異物数とそのチップについての良品(良品として は完全良品とビット救済などで良品になるものとがあ る。)、不良品の数との関係を算出することができる。 当然、1チップ内に存在する異物数が増加すると、その チップが不良品になる確率は高くなるはずである。即 ち、1チップ内に存在する異物数が増加すると、本来は 不良品になる確率=(不良品のチップ数/良品のチップ 数)が高くなるはずである。もし、この関係が成立する 場合には、不良発生原因の主たるものが異物によるもの と判定でき、もしこの関係が成立しない場合には、不良 発生原因の主たるものが異物以外のプロセス要因である ものとして判定することができる。

【0060】また管理用コンピュータ250は、傷・異 物等の欠陥検査装置240の処理手段241から得られ る製造工程毎の半導体ウエハ毎の表面に発生した発生位 置の座標も含めた異物の情報と、テスタ430の処理手 段431から得られる半導体ウエハ1毎における半導体 素子(半導体チップ)の電気的な特性結果の情報とか ら、図39に示すように同一半導体ウエハについての製 造工程順に、異物無チップの歩留まりと異物有チップの 歩留まりとの推移を算出することができる。異物につい て確実に検査できていると仮定した場合、工程Dおよび Gにおいては、歩留まりを下げている原因の主が異物で あると判定できるので、異物の発生を防止する対策を施 せば良い。異物について確実に検査できていると仮定し た場合、工程EおよびFにおいては、歩留まりを下げて いる原因が異物以外であると判定することができると共 に、異物検査をやめることもできる。これにより、経済 的、かつ効率的に検査装置を使用することができる。以 上異物について図33~図39を用いて説明したが、傷 について適用することも可能であることは明らかであ る。また、管理用コンピュータ250には、製造装置の 制御装置411、412、413 (204)、414、

415から、少なくとも、ロット単位毎の製造条件(保 守、清掃等に関する情報も含む) が入力されて、製造さ れた半導体ウエハに対応させて検査データと一緒に記憶 装置251に格納されている。従って、管理用コンピュ ータ250は、各製造工程における異物や傷等の発生原 因を究明し、その結果を製造装置の制御装置411、4 12、413(204)、414、415にフィードバ ックすることができると共に表示手段252に表示など して出力することもできる。また、管理用コンピュータ 250は、半導体素子としての歩留まりを低下させてい る原因が所定の製造工程におけるプロセス要因と判定し た場合には、記憶装置251に格納された所定の製造工 程における過去の製造条件の推移から調整すべき製造条 件を選定してその結果を所定の製造工程を構成する製造 装置の制御装置にフィードバックすることができると共 に表示手段252に表示などして出力することもでき る。各製造装置の制御装置411、412、413(2 04)、414、415は、管理用コンピュータ250 からフィードバックされる情報に基いて、各製造装置の 製造条件を制御することによって、半導体素子を高歩留 まりで製造することが可能となる。

[0061]

【発明の効果】本発明によれば、半導体ウエハに対して 研磨して平坦化する際、研磨の終了点を検出できるの で、研磨の過剰・不足等の不良を防ぐことができ、その 結果半導体素子を高歩留まりで、且つ高スループットで 製造することができる効果を奏する。また本発明によれ ば、半導体ウエハに対して研磨して平坦化した際、平坦 化時の傷、異物、面あれ等の欠陥を検査してその結果を 研磨工程にフィードバックすることにより、不良を作り 込むことを低減して、半導体素子を高歩留まりで製造す ることができる効果を奏する。また本発明によれば、半 導体ウエハに対して研磨して平坦化する際、残膜量を実 時間でモニタして、研磨レートの早い高速研磨と高精度 な低速研磨とを切り換え制御が可能となり、その結果研 磨による傷、異物、面あれ等の欠陥の発生を防止して半 導体素子を高歩留まりで、且つ高スループットで製造す ることができる効果を奏する。また本発明によれば、洗 浄工程の前後で異物の検査を可能とできるので、洗浄に よる異物除去のモニタを実現でき、歩留りの低下を未然 に防ぐことができる。

【0062】また本発明によれば、傷や異物等の欠陥検査結果に基いて、不良発生原因を推定することが可能となり、その結果早期に不良発生原因を取り除くことが可能となり、半導体素子を高歩留まりで製造することができる効果を奏する。また本発明によれば、平坦化すべき被研磨材に対して化学的、且つ機械的な研磨を施した際発生する傷や異物等の欠陥および面荒れを低減して半導体装置(半導体素子)を高歩留まりで製造することができる効果を奏する。また本発明によれば、化学的、且つ



機械的な研磨を用いて半導体基板上に素子分離構造を欠陥を生じることなく形成することができる効果を奏する。また本発明によれば、化学的、且つ機械的な研磨を用いて基板上にエッチングが難しい金属材料で配線パターンを欠陥を生じることなく形成することができる効果を奏する。

【0063】また本発明によれば、不良の発生原因が傷や異物等の欠陥によるものであるか否かについて究明できるようにしてその対策を施すことができる効果を奏する。また本発明によれば、欠陥検査工程またはその手段における欠陥検査の信頼度を向上して高歩留まりで半導体装置を製造することができる効果を奏する。

【図面の簡単な説明】

【図1】本発明に係る半導体装置(半導体素子)を製造するための半導体ウエハの断面構造を示す図である。

【図2】本発明に係る絶縁膜をCMPを施した際発生した傷がその上に配線パターンを形成した際短絡が生じることを説明するための断面図である。

【図3】本発明に係るダマシンと称する手法によって基板上に配線パターンを形成する方法を説明するための各工程を示す断面図である。

【図4】本発明に係るダマシンと称する手法によってCMPを施した際発生した傷が配線を切断する可能性があることを説明するための研磨面を示す斜視図である。

【図5】本発明に係る半導体基板上に素子分離構造を形成する方法を説明するための各工程を示す断面図である。

【図6】本発明に係る半導体基板上に素子分離構造を形成するためにCMPを施した際発生した傷が半導体基板に入り込んで能動素子機能を失うことを説明するための図である。

【図7】本発明に係るCMP工程における管理システムを示す構成図である。

【図8】本発明に係るCMP装置と残膜厚検出装置との 概略構成を示す図である。

【図9】図8に示すCMP装置を示す斜視図である。

【図10】図8に示す残膜厚検出ヘッドの第1の実施例 を示す構成図である。

【図11】図10に示す検出器によって検出される分光 強度分布の信号波形を示した図である。

【図12】図11に示す信号波形の横軸λを1/λに変換した信号波形を示す図である。

【図13】図8に示す残膜厚検出装置における検出原理 を示す図である。

【図14】図10に示す検出器によって検出される分光 強度分布の特徴的ピークの波長の変動から被研磨材(被 平坦化膜)の残膜厚を測定することを説明するための図 である。

【図15】図8に示す残膜厚検出ヘッドの第2の実施例 を示す構成図である。 【図16】図8に示す残膜厚検出ヘッドの第3の実施例を示す構成図である。

【図17】図8に示す残膜厚検出ヘッドの第4の実施例を示す構成図である。

【図18】図17に示す第4の実施例において検出される回折像の強度分布を示す図である。

【図19】図17に示す第4の実施例において検出される回折像の強度分布に基づく信号波形を示す図である。

【図20】残膜厚測定のための他の実施例を示す構成図である。

【図21】図20に示す検出器で検出される干渉縞とその信号波形を示す図である。

【図22】残膜厚測定のための更に他の実施例を示す構成図である。

【図23】本発明に係る研磨面の傷や異物等の欠陥を検査する傷・異物等の欠陥検査装置の一実施例を示す構成図である。

【図24】図23に示す装置において研磨面に発生した 面荒れと異物とによって得られる信号から弁別処理して 検出するための説明図である。

【図25】図23に示す装置において研磨面に発生した 傷と異物とを弁別処理することを説明するための図であ る。

【図26】図23に示す装置において研磨面に発生した 傷、異物に対して複数方向から照明光を斜方照射する場合を模式的に示した図である。

【図27】図23に示す装置において全方向から照明する手法を示した構成図である。

【図28】本発明に係る液中において研磨面の傷や異物等の欠陥を検査する傷・異物等の欠陥検査装置の一実施例を示す概略構成図である。

【図29】図28に示す装置において全反射が生じている際の異物あるいは傷の検出様子を示す図である。

【図30】図29に示すP偏光照明光とS偏光照明光との照射角度によって表面での反射率を示す図である。

【図31】図28と異なる実施例を示す概略構成図である。

【図32】本発明に係る半導体装置の製造ラインについて管理する管理システムの一実施例を示す構成図である。

【図33】所定の製造装置(所定の製造工程)によって 発生した異物を検出する原理を説明するための図であ る。

【図34】所定の製造工程において、ウエハ単位における異物の存在するチップ数に対する異物無チップの歩留まりと異物有チップの歩留まりとの複数のウエハに亘っての分布の第1の場合を示す図である。

【図35】所定の製造工程において、ウエハ単位における異物の存在するチップ数に対する異物無チップの歩留まりと異物有チップの歩留まりとの複数のウエハに亘っ

ての分布の第2の場合を示す図である。

【図36】所定の製造工程において、ウエハ単位における異物の存在するチップ数に対する異物無チップの歩留まりと異物有チップの歩留まりとの複数のウエハに亘っての分布の第3の場合を示す図である。

【図37】所定の製造工程において、ウエハ単位における異物の存在するチップ数と異物無チップの歩留まりと 異物有チップの歩留まりとの関係をロット毎に算出した 結果を示す図である。

【図38】所定の製造工程において、チップ内異物数と このチップが良品および不良品となるチップ数との関係 を示した図である。


【図39】製造工程順に異物無チップの歩留まりと異物 有チップの歩留まりとの関係を示した図である。

【符号の説明】

1…半導体ウエハ、3…槽、5…洗浄槽、10…照明光学系、30…検出光学系、34…検出器、200…CMP装置、201…研磨定盤、202…研磨ヘッド、204…制御装置、210…残膜厚検出装置、211…残膜厚検出、20…傷・異物等の欠陥検査装置、230…洗浄装置、240…傷・異物等の欠陥検査装置、230…洗浄装置、240…傷・異物等の欠陥検査装置、250…管理用コンピュータ、301…第2層配線パターン、302…第3層配線パターン、303…層間絶縁膜、311…基板、315…絶縁膜パターン、317…配線パターン、327…素子分離構造、328…MOS構造(能動素子)、400…製造ライン、401、404…配線パターン形成工程、402、405…絶縁膜形成工程、403…研磨工程、430…テスタ


【図1】

[図4]




【図2】


[図6]











【図5】

















[図34]



【図35】



【図36】



フロントページの続き

(51) Int. Cl. 6

識別記号

HO1L 21/3205

(72)発明者 二宮 隆典

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

(72)発明者 芹澤 正芳

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内

(72)発明者 高原 洋一

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 FΙ

H O 1 L 21/88

K

(72) 発明者 木村 剛

東京都青梅市今井2326番地株式会社日立製

作所デバイス開発センタ内

(72) 発明者 三谷 真一郎

東京都青梅市今井2326番地株式会社日立製

作所デバイス開発センタ内

(72)発明者 田辺 義和

東京都青梅市今井2326番地株式会社日立製

作所デバイス開発センタ内